微機復習提綱

1、WORD格式.WORD完美格式 .1.3 ALU和累加器的功能各是什么？累加器是一個加法器么？ALU : 運算器由邏輯電路及邏輯部件組成，功能是進行算數(shù)和邏輯運算；累加器 : 用來傳輸，臨時存儲 ALU運算過程的結果和其他數(shù)據(jù)，并能把虛報在其中的數(shù)據(jù) 左移或右移；累加器是一個具有特殊功能的寄存器，它雖叫累加器，但并不能在其中進行加法 運算，不是一個加法器。1.13 設某臺計算機有 16 條地址線和 8 條數(shù)據(jù)線；（ 1 ）若采用獨立編址的方法，問存儲空間有多大？ 216=64kB（ 2 ）通過數(shù)據(jù)總線一次的可傳送的帶符號數(shù)的范圍有多大？7 7-22-12.28088 微處理器由哪兩部分組成？他

2、們的主要功能是什么？ 8086 與 8088 的主要區(qū)別是什么？（1）總線接口部件 BIU，執(zhí)行部件 EU（2）主要功能分別是負責 CPU與存儲器， I/O 端口之間傳送數(shù)據(jù)，負責指令的執(zhí)行。（3）8086 和 8088 內部基本相同， 8086 外部數(shù)據(jù)總線為 16 位，而 8088 外部數(shù)據(jù)總線為 8 位， 因此稱 8086 位 16 位微處理器， 8088 為準 16 位微處理器。2.4 什么是 8088CPU的最大最小工作組態(tài)，將8088 下列方式特點填入表中。方式 特點 MN/MX引腳處理器個數(shù) 總線控制信號的產生最小方式CPU發(fā)出最小方式接+5V1CPU發(fā)出最大方式2.6 總線周期

3、的含義是什么接地?8088 基本總線兩個或兩個以上周期由幾個時鐘周期組成？由總線控制器發(fā)出嘉定某8086CPU的時鐘頻率為 24MHz，試問它的一個時鐘周期多少？（ 1）總線周期：機器周期中 CPU與存儲器或 I/O 端口傳輸一次數(shù)據(jù)用的時間；（2）8088 由 4 個時鐘周期組成；（3）T=1/=f=1/24MHz=41.67ns2.7 8088 如何解決地址線和數(shù)據(jù)線復用問題？ALE 信號何時處于有效狀態(tài)？當 ALE 為高電平的時候，該組信號作地址線，當ALE 為低電平時，該組信號作數(shù)據(jù)線，使用時，當 CPU執(zhí)行訪問存儲器或對輸入輸出端口操作時，都要復用這組信號線。當 ALE信號有效時，表

4、示在地址鎖存時段，數(shù)據(jù)/ 地址復用線 AD7AD0 用作地址線，將信號送入地址鎖存器2.8 試說明在圖 2-7 中下列部件的作用。 （ 1）8284 時鐘產生器的作用；提供處理器和總線控制器的定時操作。（2）74LS245 的作用；總線驅動器總線信號進行放大，還原并控制傳輸方向。（3）74LS373 的作用；8 位三態(tài)輸出鎖存器，一個封裝中有 8 個鎖存器，三態(tài)總線，驅動輸出裝置全并行存取 緩沖控制輸入時鐘，使能輸入有效改善抗擾度的作用。（4）在該電路中能否不用鎖存器？為什么？不能， 8088 數(shù)據(jù)和地址總線采用分時復用的操作方法， 即用同一總線既傳輸數(shù)據(jù)又傳輸 地址，當微處理器與存儲器交換信

5、號時，首先由CPU發(fā)出存儲地址同時發(fā)出允許鎖存信號ALE給鎖存器，當鎖存器接到該信號后將地址/ 數(shù)據(jù)總線上的地址鎖存在總線上隨后才能傳輸數(shù)據(jù). 技術資料 . 專業(yè)整理 .3.1 假定（ DS） =2000H，（ ES） =2100，（ SS） =1500，（ SI ） =00A0H，（ BX）=0100H，（ BP） =0010H，請指出下列指令的源操作數(shù)字段是什么尋址方式？它們的物理地址是什 么？1）MOVAX,OABH立即尋址2）MOVAX,BX寄存器尋址3）MOVAX,100H直接尋址4）MOVAX,BXSI基址變址尋址5）MOVAXBX寄存器間接尋址6）MOVAX,ES:BX寄存器間接

6、尋址7）MOVAX,BP寄存器間接尋址8）MOVAX,SI寄存器間接尋址9）MOVAXBX+10基址尋址無物理地址無物理地址DS左移 4 位 +100A=20100HDS左移 4 位 +BX+SI=200A0HDS左移 4 位 +BX=20000H+0100H=20100HDS左移 4 位 +BX=21000H+0100A=21100HSS左移 4 位 +BP=15000H+0010A=15010HDS左移 4 位+SI=20000H+0010H=200A0HDS左移 4 位 +BX+10H=20110H3.3 指出下列指令的錯誤（1）MOVAH,BX（2）MOVBX,SI（3）MOVAX,D

7、XSI（4）MOVBXSI,ES:AX（5）MOVCS,AX（6）POPCS（7）MOV32H,AL（8）MOVDS,2350H（9）MOVAX,DL3.5 完成下列操作，選用什么指令？（1）把 4629H 傳送給 AX寄存器 （ 2）從 AX寄存器中減去 036AH3.7 寫出完成下列功能的程序段（1）傳送 25H 到 AH寄存器（2）將 AL 的內容乘以 2（3）傳送 15H到 BL 寄存器（4）AL 的內容乘以 BL的內容兩個操作數(shù)不一樣 兩個操作數(shù)不能都是存儲器操作數(shù)兩個變址不能連用 寄存器尋址沒有段超越法CS不能作目的存儲器 出棧指令不能按 CS作操作數(shù) 目的操作數(shù)不能是常數(shù) 不能將

8、常數(shù)直接傳送給段寄存器操作數(shù)類型不匹配MOV AX， 4629XSUBAX，036AHMOV AL,25HSHL A, 1MOVBL,15H問最后結果（ AX） =？MUL BL專業(yè)資料整理AX）=15543.10 編寫指令序列：測試DL 寄存器的低 4 位是否為 0TESTDL,03H,P1P1=MOVAL,0P2=HLTMOVAL,1JMPPV3.11 若要檢查 BX寄存器中的第 13 位是否為 1，應該用多少指令？請寫出該指令 TESTBX,1000HJNZ YES3.12 （1）用一條邏輯指令清除AX寄存器XOR AX,AX（2）用一條邏輯指令使DX寄存器的高 3 位為 1，其余不變O

9、R DX,1110000000000000B（3）寫一條邏輯指令使BL 寄存器的低 4 位為 0，其余位不變WORD格式. 技術資料 . 專業(yè)整理 .專業(yè)資料整理.WORD完美格式 .ANDBL,11110000B（ 4）用一條邏輯指令將 AX中與 BL 中的不相同的位均置為 1 ORAX,BX3.14 利用移位，傳送和加法指令完成（AX）與 10 的乘法運算SHL AX,1MOVDX,AXMOVCL,2SAL AX,CLAPD AX,DX4.6 下列兩個語句有何區(qū)別？X1 EQU1000H和 X2=1000HEQU偽指令中的表達式是不允許重復定義的，而“4.15 寫出完成下述要求的變量定義語

10、句 （1）為某緩沖區(qū) BUG留下 200 個字節(jié)的內存空間=”偽指令允許2） 將字符串' BYTE,' WOR'D ,DWOR'D存放于某數(shù)據(jù)區(qū)(3) 在某數(shù)據(jù)區(qū)要求存入存入下列 5個數(shù)據(jù) 2040H， 解：( 1) BUGDB200DUP(2)String1DB BYTE' WOR'D DWOR'D(3)DATA-DW2040H,0300H,10H,0200H,1048H0300H，10H，0200H，1048H4.17 在內存數(shù)據(jù)段，從變量 X開始存了兩個字， 2645H和 3576H，緊接著從變 量 Y 開始兩個字 4328H和 2

11、598H，編寫一個完整的程序，實現(xiàn)如下功能（包括定義數(shù)據(jù) 段）：（1）將 X和 Y中的兩個字數(shù)據(jù)相加，結果放于變量（2）將 X和 Y中的兩個雙字數(shù)據(jù)相加，結果放于 解:（1）DataSegmentZ；X開始的單元中。XDW2645H,3576HYDW4328H,2598HZDW?CodeSegmentAssumeCS:Code,DS:DataStareMOVAX,DataMOVDS,AXMOVDX,X MOVBX,Y+2MOVBX,Y AddDX,BXAddDX,BX MOVAX,DXMOVAX,DX MOVZ+2,AXMOVZ,AX MOVAX,4CHMOVDX,X+2 INT21HCode

12、EendsEendsstart(2)Data1segmentXDD2645H,3576HYDD4328H,2598HWORD格式專業(yè)資料整理DataEnds. 技術資料 . 專業(yè)整理 .CodeSegmentAssumeCS:Code,DS:DataMOVAX,DataMOVDS,AXMOVAX,YADDX,AXMOVAX,Y+2ADCX+2,AXMOVX+4,0ADCX+4,0MOVAH,4CHINT21HCodeEnd,Endstart!5.3 何謂靜態(tài) RAM？何謂動態(tài) RAM？它們的使用特點各是什么？靜態(tài) RAM：簡稱 SRAM，分為雙極型靜態(tài) RAM和 CMOS型靜態(tài) RAM，前者速

13、度高于后者，但 功耗大于后者，都以雙穩(wěn)態(tài)電路為基礎，狀態(tài)穩(wěn)定，只要不掉電，信息就不會丟失， 不需刷新，但電路復雜，集成度較DRAM低，位價格較DRAM高動態(tài) RAM：簡稱 DRAM，它利用電容存儲信息，電路簡單，集成度高，由于電容漏電， 信息會丟失，因此要不斷的對其刷新，保證信息不丟失。5.13 下列 RAM芯片各需要多少個地址引腳？4（ 1）16k*1b16=2414 個（ 2）1k*4b1=2010 個（ 3）2k*8b2=2111 個5.17 現(xiàn)有 1024*4 靜態(tài) RAM芯片，欲組成 32k*8 位的存儲器試求需要多少 RAM 芯片？多少芯片組？用于片內地址需用多少根地址線？用于選擇

14、不同芯片組需用多少根 地址線進行譯碼實現(xiàn)？（1）芯片數(shù)： =（32/1 ）*（8/1）=256 個（ 2）每組芯片構成 1k*8 位空間，需要 32 組 （3）1k=210 故有 10 根內地址線（ 4）32 根芯片選擇線5.18 設有一個具有 14 位地址和 8 位字長的存儲器，問： （1）該存儲器存儲多少字節(jié)的信息？存儲容量 =存儲單元數(shù) * 每個單元字節(jié)數(shù) =214*8=16kb（ 2）如果存儲器由 1k*1 位靜態(tài) RAM芯片構成，需要多少芯片？8*16=128 個 （3）需要多少位地址作芯片選擇？128/ （8/4 ）=64=26 需要 6 位地址芯片選擇5.26 主輔存層次和 ca

15、che 主存層次有相似之處么？其差別是什么？答：在 CPU和主存之間增加一級速度快，但容量較小，是每位價格較高的高速緩沖，存儲（ cache） 借助于輔助軟硬件，這與主存構成了一個有機的整體，以彌補主存速度 不足，這個層次的工作主要由硬件實現(xiàn)。主存輔存層次的目的是為了彌補主存容量不足，每位價格更低，速度更慢的存 儲器，向編程人員提供大量程序空間6.4I/O 方式有幾種？各有什么特點，如何選用？. 技術資料 . 專業(yè)整理 .WORD格式.WORD完美格式 .（ 1） 無條件傳輸，接口簡單，不考慮控制問題時只有數(shù)據(jù)接口。一般用于春電子部件的輸入 輸出每一集完全由 CPU決定傳輸時間的場合和外部設備

16、與 CPU能同步工作的場合，否則出錯。（ 2） 程序查詢傳輸方式（無條件傳輸），接口簡單，比無條件傳輸接口多一個狀態(tài)接口，在 傳送過程中，若外設數(shù)據(jù)沒有準備好，則CPU一般在查詢等待。 CPU效率低下，由于查詢原因，用于 CPU負擔不重，允許查詢等待時。（ 3） 中斷傳輸，與無條件相比要增加中斷請求電路，中斷屏蔽電路和中斷管理電路，比程序 查詢復雜，提高 CPU和慢速外設之間進行數(shù)據(jù)時的工作效率，提高CPU為外部影響的及時性。（ 4）DMA傳輸，實現(xiàn)外設直接和存儲器進行高速數(shù)據(jù)，傳輸傳送過程中無需CPU執(zhí)行指令干預，從而更大程序的提高高速外設與CPU間傳送速率，告訴外設的批量傳送。6.5 端口

17、編址方式有哪兩種，各有隨你特點？ （1）與存儲器統(tǒng)一編址，對存儲器和I/O 端口讀寫采用相同命令優(yōu)點：指令系統(tǒng)簡單缺點：存儲資源浪費（2）端口獨立地址，采用不同命令對存貯器和 I/O 端讀寫優(yōu)點：不占用存貯資源缺點：復雜6.10 在 8088 微機系統(tǒng)中，某外設接口所選的端口地址為338H33FH，請用74LS138 編碼器設計符合要求的端口譯碼電路。338H： 110011000A9A08.1 中斷：當 CPU正在執(zhí)行某程序時，有中斷源提出中斷申請，CPU暫停正在執(zhí)行的程序轉去為中斷源服務，服務結束后再回到源程序繼續(xù)執(zhí)行。斷點：被中斷的主程序的位置（下一步要執(zhí)行的主程序的指令地址） 中斷返回

18、：中斷服務程序結束后再返回被中斷的主程序繼續(xù)執(zhí)行的過程。 中斷源：指引起中斷的原因或來源， 如中斷指令，公報工作與中斷方式的外設（鍵盤） 以中斷方式要求 CPU處理的軟硬件故障。中斷向量：每個中斷服務子程序的入口地址； 中斷向量表：把系統(tǒng)中所有的中斷向量按照一定的規(guī)律排列成一個表。 中斷優(yōu)先級：根據(jù)事件輕重緩急合理地響應各中斷源請求，給每個中斷源確定的一個 中斷級別。中斷響應：有中斷源提出的中斷申請，CPU做出回應。中斷屏蔽是指在中斷請求產生之后，系統(tǒng)用軟件方式有選擇地封鎖部分中斷而允許其 余部分的中斷仍能得到響應。特殊屏蔽：通過軟件對片內特殊功能寄存器的設置， 實現(xiàn)對各中斷源中斷請求的開放或

19、 屏蔽的控制。8.4 實現(xiàn)中斷源的優(yōu)先級判優(yōu)的方法有哪些？各有何特點？ （1）串行優(yōu)先級排隊模式優(yōu)點：電路較為簡單，易于擴充，因各級邏輯一致，連接方便。 缺點：當鏈接的級數(shù)較多時，會因時延增大使后級的響應及時性受影響。（2）并行優(yōu)先級排隊模式 優(yōu)點：響應速度快，能滿足高速CPU的要求缺點：不如串行排隊靈活（ 3）專用硬件方法 特點：可通過編程來設置或改變其工作方式，用起來更方便靈活。8.9, 分別敘述 8088CPU對INTR和 NMI中斷的響應全過程。. 技術資料 . 專業(yè)整理 .在每條指令的最后一個時鐘周期，CPU檢測 INTR 或 NMI信號，若以下條件成立，則CPU響應中斷：（1）當前

20、指令執(zhí)行完。對 INTR，還應滿足以下條件：1、當前指令試 STI 和 IRET，則下條指令也要執(zhí)行完。2、當前指令帶有 LOCK、 RET等指令前綴時，則把它們看成一個整體，要求完整的執(zhí)行完，（2）對 INTR，CPU應處于中斷狀態(tài)，則 IF=1 ；（ 3 ）當前沒有復位（ RESET）和保持（ HOLD）信號。若 NMI和 INTR 同時發(fā)生，則首先響應NMI。8.12 若要求 8259A的地址為 E010H和 E011H，試畫出 8259A與 8088總線的連接圖。若系 統(tǒng)中只有一片 8259A，允許 8 個中斷源邊沿觸發(fā)，不需緩沖，一般全嵌套方式工作，一般結束 方式，中斷類型碼規(guī)則為

21、40H 試編寫初始化程序，若 IR4 端中斷源的中斷服務程序的入口地址為1000H： 8899H，請試編寫中斷向量表的初始化程序段。解： MOVDX,OE010H方, 式控制寄存器端口D1地址MOVAL,BHOUTDX,ALMOVDX,OE011H方, 式控制寄存器端口D2地址MOVAL,4OHOUTDX,ALMOVAL,03HOUTDX,AL10.2 簡述 8255A方式 1 的基本功能10.4 8255A 的三個端口在使用時有什么差別？PA：輸入輸出都可鎖存，雙向，三臺引腳；PB：輸入不鎖存，輸出鎖存，雙向，三臺引腳；PC：輸入不鎖存，輸出鎖存，雙向，三臺引腳。10.5 當 CPU輸出數(shù)據(jù)到 PCD時， 8255A 的幾個控制信號 CS，A1，A0,RD，WR分別是怎么 樣點評 8255A 的方式選擇控制定和 PC 口的位置 I/ 置 0 控制字都是寫到同一個控制接口的地址， 那么