第三章《數(shù)字邏輯》(第二版)習(xí)題答案

1、第 三 章1根據(jù)所采用的半導(dǎo)體器件不同，集成電路可分為哪兩大類(lèi)? 各自的主要優(yōu)缺點(diǎn)是什么?解答雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件. 主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。單極型集成電路：指MOS 集成電路，采用金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Metel Oxide Semi- conductor Field EffectTransister, 簡(jiǎn)寫(xiě)為MOSFET 作為元件.MOS 型集成電路的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度高、功耗低，但速度較慢。2. 簡(jiǎn)述晶體二極管的靜態(tài)特性?解答“正向?qū)ǎㄏ喈?dāng)于開(kāi)關(guān)閉合），反向截止（相當(dāng)于開(kāi)關(guān)斷開(kāi)）”, 硅管正向壓降約0.7伏，鍺管

2、正向壓降約0.3伏。3晶體二極管的開(kāi)關(guān)速度主要取決于什么?解答晶體二極管的開(kāi)關(guān)速度主要取決于反向恢復(fù)時(shí)間（二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r(shí)間）和開(kāi)通時(shí)間（二極管從反向截止到正向?qū)ㄋ枰臅r(shí)間）。相比之下，開(kāi)通時(shí)間很短，一般可以忽略不計(jì)。因此，影響二極管開(kāi)關(guān)速度的主要因素是反向恢復(fù)時(shí)間。4. 數(shù)字電路中，晶體三極管一般工作在什么狀態(tài)?解答數(shù)字電路中，晶體三極管一般工作在 “截止?fàn)顟B(tài)”（相當(dāng)于開(kāi)關(guān)斷開(kāi)）和“飽和導(dǎo)通狀態(tài)”（相當(dāng)于開(kāi)關(guān)閉合）。5晶體三極管的開(kāi)關(guān)速度取決于哪些因素?解答晶體三極管的開(kāi)關(guān)速度主要取決于開(kāi)通時(shí)間t on （三極管從截止?fàn)顟B(tài)到飽和狀態(tài)所需要的時(shí)間）和關(guān)閉時(shí)間t off

3、（三極管從飽和狀態(tài)到截止?fàn)顟B(tài)所需要的時(shí)間），它們是影響電路工作速度的主要因素。6. TTL與非門(mén)有哪些主要性能參數(shù)?解答TTL與非門(mén)的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門(mén)電平、關(guān)門(mén)電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延、輸入短路電流和空載功耗等8項(xiàng)。7.OC 門(mén)和TS 門(mén)的結(jié)構(gòu)與一般TTL 與非門(mén)有何不同? 各有何主要應(yīng)用?解答OC 門(mén): 該電路在結(jié)構(gòu)上把一般TTL 與非門(mén)電路中的T 3、D 4去掉，令T 4的集電極懸空，從而把一般TTL 與非門(mén)電路的推拉式輸出級(jí)改為三極管集電極開(kāi)路輸出。OC 門(mén)可以用來(lái)實(shí)現(xiàn)“線與”邏輯、電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管、干簧繼電器等。TS 門(mén): 該電路是在一般

4、與非門(mén)的基礎(chǔ)上，附加使能控制端EN 和控制電路構(gòu)成的。在EN 有效時(shí)為正常工作狀態(tài)，在EN 無(wú)效時(shí)輸出端被懸空，即處于高阻狀態(tài)。TS 門(mén)主要應(yīng)用于數(shù)據(jù)與總線的連接，以實(shí)現(xiàn)總線傳送控制，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。8. 有兩個(gè)相同型號(hào)的TTL 與非門(mén)，對(duì)它們進(jìn)行測(cè)試的結(jié)果如下：(1 甲的開(kāi)門(mén)電平為1.4V ，乙的開(kāi)門(mén)電平為1.5V ；(2 甲的關(guān)門(mén)電平為1.0V ，乙的關(guān)門(mén)電平為0.9V 。試問(wèn)在輸入相同高電平時(shí)，哪個(gè)抗干擾能力強(qiáng)? 在輸入相同低電平時(shí)，哪個(gè)抗干擾能力強(qiáng)?解答在輸入相同高電平時(shí)，甲的抗干擾能力強(qiáng)。因?yàn)殚_(kāi)門(mén)電平愈小，在輸入高電平時(shí)的抗干擾能力愈強(qiáng)。在輸入相同低電平

5、時(shí)，甲的抗干擾能力強(qiáng)。因?yàn)殛P(guān)門(mén)電平越大，在輸入低電平時(shí)的抗干擾能力越強(qiáng)。9. 圖1(a所示為三態(tài)門(mén)組成的總線換向開(kāi)關(guān)電路，其中，A 、B 為信號(hào)輸入端，分別送兩個(gè)頻率不同的信號(hào)；EN 為換向控制端，控制電平波形如圖(b所示 。試畫(huà)出Y 1、Y 2的波形。 圖1 電路圖及有關(guān)信號(hào)波形解答圖中， EN=0： Y 1 = A , Y 2 = B ； EN=1： Y1 =B , Y2 = A 。據(jù)此，可做出Y 1、Y 2的波形圖如圖2所示。 圖 210. 試畫(huà)出實(shí)現(xiàn)如下功能的CMOS 電路圖。 (1 C B A F =(2 B A F += (3 D C B A F +=解答（1）實(shí)現(xiàn)C B A F

6、= 的CMOS 電路圖如圖3所示。 圖3（2）實(shí)現(xiàn)B A F +=的CMOS 電路圖如圖4所示。 圖4（3）實(shí)現(xiàn)D C B A F +=的CMOS 電路圖如圖5所示。 圖511. 出下列五種邏輯門(mén)中哪幾種的輸出可以并聯(lián)使用。(1 TTL集電極開(kāi)路門(mén)；(2 普通具有推拉式輸出的TTL 與非門(mén)；(3 TTL三態(tài)輸出門(mén)； (4 普通CMOS 門(mén)； (5 CMOS三態(tài)輸出門(mén)。 解答上述五種邏輯門(mén)中，TTL 集電極開(kāi)路門(mén)、TTL 三態(tài)輸出門(mén)和C M OS 三態(tài)輸出門(mén)的輸出可以并聯(lián)使用。12用與非門(mén)組成的基本R-S 觸發(fā)器和用或非門(mén)組成的基本R-S觸發(fā)器在邏輯功能上有什么區(qū)別? 解答與非門(mén)組成的基本R-S

7、 觸發(fā)器功能為：R=0,S=0，狀態(tài)不定（不允許出現(xiàn)）； R=0,S=1, 置為0狀態(tài)； R=1,S=0, 置為1狀態(tài)； R=1,S=1，狀態(tài)不變 。或非門(mén)組成的基本R-S 觸發(fā)器功能為：R=0,S=0，狀態(tài)不變 ； R=0,S=1, 置為1狀態(tài)； R=1,S=0, 置為0狀態(tài)；R=1,S=1，狀態(tài)不定（不允許出現(xiàn)）。13在圖6(a所示的D 觸發(fā)器電路中，若輸入端D 的波形如圖6(b所示，試畫(huà)出輸出端Q 的波形(設(shè)觸發(fā)器初態(tài)為0 。 圖6 電路圖及有關(guān)波形解答根據(jù)D 觸發(fā)器功能和給定輸入波形，可畫(huà)出輸出端Q 的波形如圖7所示。 圖714. 已知輸入信號(hào)A 和B 的波形如圖8(a所示，試畫(huà)出圖8

8、 (b、( c中兩個(gè)觸發(fā)器Q 端的輸出波形，設(shè)觸發(fā)器初態(tài)為0。 圖8 信號(hào)波形及電路解答根據(jù)給定輸入波形和電路圖，可畫(huà)出兩個(gè)觸發(fā)器Q 端的輸出波形Q D 、Q T 如圖9所示。 圖9 輸出波形圖15. 設(shè)圖10 (a所示電路的初始狀態(tài)Q 1 = Q 2 = 0，輸入信號(hào)及CP 端的波形如圖10(b所示，試畫(huà)出Q 1、Q 2的波形圖。 圖10 電路及有關(guān)波形解答根據(jù)給定輸入波形和電路圖，可畫(huà)出兩個(gè)觸發(fā)器輸出端Q 1、Q 2的波形如圖11所示。 圖1116 試用T 觸發(fā)器和門(mén)電路分別構(gòu)成D 觸發(fā)器和J-K 觸發(fā)器。解答（1） 采用次態(tài)方程聯(lián)立法，分別寫(xiě)出T 觸發(fā)器和D 觸發(fā)器的次態(tài)方程如下：T 觸發(fā)器的次態(tài)方程： D觸發(fā)器的次態(tài)方程： 比較上述兩個(gè)方程可得Q D T = ，據(jù)此可畫(huà)出用T 觸發(fā)器和一個(gè)異或門(mén)構(gòu)成