第四章存儲(chǔ)器、存儲(chǔ)管理和高速緩存技術(shù)

1、第四章 存儲(chǔ)器系統(tǒng)【回顧】微型計(jì)算機(jī)系統(tǒng)的硬件組成，存儲(chǔ)器在微機(jī)系統(tǒng)中的功能和作用?！颈局v重點(diǎn)】微機(jī)存儲(chǔ)器系統(tǒng)的基本概況，存儲(chǔ)器的分類，內(nèi)部存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，動(dòng)、靜態(tài)讀寫存儲(chǔ)器RAM的基本存儲(chǔ)單元與芯片。4.1 概述存儲(chǔ)器是計(jì)算機(jī)(包括微機(jī))硬件系統(tǒng)的重要組成部分，有了存儲(chǔ)器，計(jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。存儲(chǔ)器系統(tǒng)的三項(xiàng)主要性能指標(biāo)是【容量】、【速度】和【成本】【存儲(chǔ)容量】是存儲(chǔ)器系統(tǒng)的首要性能指標(biāo)，因?yàn)榇鎯?chǔ)容量越大，則系統(tǒng)能夠保存的信息量就越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能就越強(qiáng)；【存取速度】直接決定了整個(gè)微機(jī)系統(tǒng)

2、的運(yùn)行速度，因此，存取速度也是存儲(chǔ)器系統(tǒng)的重要的性能指標(biāo)；【存儲(chǔ)器成本】也是存儲(chǔ)器系統(tǒng)的重要性能指標(biāo)。為了在存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面的指標(biāo)，目前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價(jià)慢速的輔存平均價(jià)格。一、存儲(chǔ)器分類1. 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)主要可分為：磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等。2. 按存取方式分類可將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器、只讀存儲(chǔ)器兩種形

3、式。(1) 隨機(jī)存儲(chǔ)器RAM(Random Access Memory)稱讀寫存儲(chǔ)器，指能夠通過指令隨機(jī)地、個(gè)別地對(duì)其中各個(gè)單元進(jìn)行讀/寫操作的一類存儲(chǔ)器。按照存放信息原理的不同，隨機(jī)存儲(chǔ)器又可分為靜態(tài)和動(dòng)態(tài)兩種。靜態(tài)RAM是以雙穩(wěn)態(tài)元件作為基本的存儲(chǔ)單元來保存信息的，因此，其保存的信息在不斷電的情況下，是不會(huì)被破壞的；而動(dòng)態(tài)RAM是靠電容的充、放電原理來存放信息的，由于保存在電容上的電荷，會(huì)隨著時(shí)間而泄露，因而會(huì)使得這種器件中存放的信息丟失，必須定時(shí)進(jìn)行刷新。(2) 只讀存儲(chǔ)器ROM (Read-Only Memory)在微機(jī)系統(tǒng)的在線運(yùn)行過程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存

4、儲(chǔ)器。ROM通常用來存放固定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等。隨著半導(dǎo)體技術(shù)的發(fā)展，只讀- 1 -存儲(chǔ)器也出現(xiàn)了不同的種類，如可編程的只讀存儲(chǔ)器PROM(Programmable ROM)，可擦除的可編程的只讀存儲(chǔ)器EPROM(Erasible Programmable ROM)和EEPROM(Electric Erasible Programmable ROM)以及掩膜型只讀存儲(chǔ)器MROM(Masked ROM)等，近年來發(fā)展起來的快擦型存儲(chǔ)器(F1ash Memory)具有EEPROM的特點(diǎn)。3. 按在微機(jī)系統(tǒng)中位置分類可分為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存)、緩沖存儲(chǔ)器等；主存

5、儲(chǔ)器又稱為系統(tǒng)的主存或者內(nèi)存，位于系統(tǒng)主機(jī)的內(nèi)部，CPU可以直接對(duì)其中的單元進(jìn)行讀/寫操作；緩沖存儲(chǔ)器位于主存與CPU之間，其存取速度非常快，但存儲(chǔ)容量更小，可用來解決存取速度與存儲(chǔ)容量之間的矛盾，提高整個(gè)系統(tǒng)的運(yùn)行速度；輔存存儲(chǔ)器又稱外存，位于系統(tǒng)主機(jī)的外部，CPU對(duì)其進(jìn)行的存/取操作，必須通過內(nèi)存才能進(jìn)行。 另外，還可根據(jù)所存信息是否容易丟失，而把存儲(chǔ)器分成易失性存儲(chǔ)器和非易失性存儲(chǔ)器。如半導(dǎo)體存儲(chǔ)器(DRAM，SRAM)，停電后信息會(huì)丟失，屬易失性；而磁帶和磁盤等磁表面存儲(chǔ)器，屬非易失性存儲(chǔ)器。存儲(chǔ)器分類表如下所示：雙極型半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM)MOS存儲(chǔ)器（靜態(tài)、動(dòng)態(tài)）可編程只

6、讀存儲(chǔ)器PROM只讀存儲(chǔ)器(ROM) 可擦除可編程只讀存儲(chǔ)器EPROM，EEPROM 掩膜型只讀存儲(chǔ)器MROM快擦型存儲(chǔ)器磁盤(軟盤、硬盤、盤組)存儲(chǔ)器輔助存儲(chǔ)器 磁帶存儲(chǔ)器光盤存儲(chǔ)器緩沖存儲(chǔ)器二、存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分組成。1. 基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的類型不同。2. 存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放M×N個(gè)二進(jìn)制信息，就需要用M×N個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排

7、列起來，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。3. 地址譯碼器由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元一般存放8位二進(jìn)制信息，為了加- 2 -以區(qū)分，我們必須首先為這些存儲(chǔ)單元編號(hào)，即分配給這些存儲(chǔ)單元不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀寫操作。存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。(1) 單譯碼單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。(2) 雙譯碼在雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號(hào)

8、，Y譯碼器輸出列地址選擇信號(hào)。行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。4. 片選與讀寫控制電路片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀寫操作。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀/寫控制電路則用來控制對(duì)芯片的讀/寫操作。5. I/O電路I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來控制信息的讀出與寫入，必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。6. 集電極開路或三態(tài)輸出緩沖器為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)

9、輸出緩沖器。7. 其它外圍電路對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)，還專門需要一些特殊的外圍電路，如動(dòng)態(tài)RAM中的預(yù)充電及刷新操作控制電路等，這也是存儲(chǔ)器系統(tǒng)的重要組成部分。4.2 讀寫存儲(chǔ)器RAMRAM(Random Access Memory)意指隨機(jī)存取存儲(chǔ)器，其工作特點(diǎn)是：在微機(jī)系統(tǒng)的工作過程中，可以隨機(jī)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀寫操作。讀寫存儲(chǔ)器分為靜態(tài)RAM與動(dòng)態(tài)RAM兩種。一、靜態(tài)RAM1. 基本存儲(chǔ)單元靜態(tài)RAM的基本存儲(chǔ)單元是由兩個(gè)增強(qiáng)型的NM0S反相器交叉耦合而成的觸發(fā)器，每個(gè)基本的存儲(chǔ)單元由六個(gè)MOS管構(gòu)成，所以，靜態(tài)存儲(chǔ)電路又稱為六管靜態(tài)存儲(chǔ)電路。圖4-1(a)為六管靜態(tài)存儲(chǔ)

10、單元的原理示意圖。其中T1、T2為控制管，T3、T4為負(fù)載管。這個(gè)電路具有兩個(gè)相對(duì)的穩(wěn)態(tài)狀態(tài)，若Tl管截止則A“l(fā)”(高電平)，它使T2管開啟，于是B“0”(低電平)，而B“0”又進(jìn)一步保證了T1管的截止。所以，這種狀態(tài)在沒有外觸發(fā)的條件下是穩(wěn)定不變的。同樣，T1管導(dǎo)通即A“0”(低電平)，T2管截止即B“1”(高電平)的狀態(tài)也是- 3 -穩(wěn)定的。因此，可以用這個(gè)電路的兩個(gè)相對(duì)穩(wěn)定的狀態(tài)來分別表示邏輯“1”和邏輯“0”。當(dāng)把觸發(fā)器作為存儲(chǔ)電路時(shí)，就要使其能夠接收外界來的觸發(fā)控制信號(hào)，用以讀出或改變?cè)摯鎯?chǔ)單元的狀態(tài)，這樣就形成了如圖4-l(b)所示的六管基本存儲(chǔ)電路。其中T5、T6為門控管。地址

11、碼線(I/O)接Y地址譯碼器I/O(a) 六管靜態(tài)存儲(chǔ)單元的原理示意圖 (b) 六管基本存儲(chǔ)電路圖4-1 六管靜態(tài)存儲(chǔ)單元當(dāng)X譯碼輸出線為高電平時(shí)，T5、T6管導(dǎo)通，A、B端就分別與位線D0及D0相連；若相應(yīng)的Y譯碼輸出也是高電平，則T7、T8管(它們是一列公用的，不屬于某一個(gè)存儲(chǔ)單元)也是導(dǎo)通的，于是D0及D0 (這是存儲(chǔ)單元內(nèi)部的位線)就與輸入/輸出電路的I/O線及I/O線相通。寫入操作：寫入信號(hào)自I/O線及I/O線輸入，如要寫入“1”，則I/O線為高電平而I/O線為低電平，它們通過T7、T8管和T5、T6管分別與A端和B端相連，使A=“1”，B=“0”，即強(qiáng)迫T2管導(dǎo)通，Tl管截止，相當(dāng)

12、于把輸入電荷存儲(chǔ)于Tl和T2管的柵級(jí)。當(dāng)輸入信號(hào)及地址選擇信號(hào)消失之后，T5、T6、T7、T8都截止。由于存儲(chǔ)單元有電源及負(fù)載管，可以不斷地向柵極補(bǔ)充電荷，依靠?jī)蓚€(gè)反相器的交叉控制，只要不掉電，就能保持寫入的信息“1”，而不用再生(刷新)。若要寫入“0”，則I/O線為低電乎而I/O線為高電平，使Tl管導(dǎo)通，T 2管截止即A=“0”，B=“1”。讀操作：只要某一單元被選中，相應(yīng)的T5、T6、T7、T8均導(dǎo)通，A點(diǎn)與B點(diǎn)分別通過T5、T6管與D0及D0相通，D0及D0又進(jìn)一步通過T7、T8管與I/O及I/O線相通，即將單元的狀態(tài)傳送到I/O及I/O線上。由此可見，這種存儲(chǔ)電路的讀出過程是非破壞性的

13、，即信息在讀出之后，原存儲(chǔ)電路的狀態(tài)不變。2. 靜態(tài)RAM存儲(chǔ)器芯片Intel 2114Intel 2114是一種1K×4的靜態(tài)RAM存儲(chǔ)器芯片，其最基本的存儲(chǔ)單元就是如上所述的六管存儲(chǔ)電路,其它的典型芯片有Ietel 6116/6264/62256等。(1)芯片的內(nèi)部結(jié)構(gòu)如圖4-2所示，它包括下列幾個(gè)主要組成部分：- 4 -圖4-2 Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖 存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，排成64×64的短陣形式； 地址譯碼器：輸入為10根線，采用兩級(jí)譯碼方式，其中6根用于行譯碼，4根用于列譯碼； I/O控制電路：分為輸入數(shù)

14、據(jù)控制電路和列IO電路，用于對(duì)信息的輸入輸出進(jìn)行緩沖和控制； 片選及讀寫控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇及讀寫控制。 (2)Intel 2114的外部結(jié)構(gòu)Intel2114RAM存儲(chǔ)器芯片為雙列直插式集成電路芯片，共有18個(gè)引腳，引腳圖如圖4-3所示，各引腳的功能如下： A0-A9：10根地址信號(hào)輸入引腳。 WE引腳圖： 讀寫控制信號(hào)輸入引腳，當(dāng)WE為低電 平時(shí)，使輸入A6A5A4A3A0A1A2CSGND三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲(chǔ)單元；反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。 ： 低電平有效，通常接地址譯碼器的輸出端。VCCA7A8A9I/O1I/O2I

15、/O3I/O4WE I/O1I/O4 ：4根數(shù)據(jù)輸入輸出信號(hào)引腳， 圖4-3 Intel 2114引腳圖CS +5V： 電源。 GND：地。二、動(dòng)態(tài)RAM1. 動(dòng)態(tài)RAM基本存儲(chǔ)單元靜態(tài)RAM的基本存儲(chǔ)單元是一個(gè)RS觸發(fā)器，因此，其狀態(tài)是穩(wěn)定的，但由于每個(gè)基本存儲(chǔ)單元需由6個(gè)MOS管構(gòu)成，就大大地限制了RAM芯片的集成度。如圖4-4所示，就是一個(gè)動(dòng)態(tài)RAM的基本存儲(chǔ)單元，它由一個(gè)MOS管T1和位于其柵極上的分布電容C構(gòu)成。當(dāng)柵極電容C上充有電荷時(shí)，表示該存儲(chǔ)單元保存信息“1”。反之，當(dāng)柵極電容上沒有電荷時(shí)，表示該單元保存信息“0”。由于柵極電容上的充電與放電是兩個(gè)對(duì)立的狀態(tài)，因此，它DES可以

16、作為一種基本的存儲(chǔ)單元。 圖4-4 單管動(dòng)態(tài)存儲(chǔ)單元- 5 -寫操作：字選擇線為高電平，T1管導(dǎo)通，寫信號(hào)通過位線存入電容C中；讀操作：字選擇線仍為高電平，存儲(chǔ)在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器，即可得到所保存的信息。刷新：動(dòng)態(tài)RAM存儲(chǔ)單元實(shí)質(zhì)上是依靠T1管柵極電容的充放電原理來保存信息的。時(shí)間一長(zhǎng)，電容上所保存的電荷就會(huì)泄漏，造成了信息的丟失。因此，在動(dòng)態(tài)RAM的使用過程中，必須及時(shí)地向保存“1”的那些存儲(chǔ)單元補(bǔ)充電荷，以維持信息的存在。這一過程，就稱為動(dòng)態(tài)存儲(chǔ)器的刷新操作。2. 動(dòng)態(tài)RAM存儲(chǔ)器芯片Intel 2164AIntel2164A是一種64K×1

17、的動(dòng)態(tài)RAM存儲(chǔ)器芯片，它的基本存儲(chǔ)單元就是采用單管存儲(chǔ)電路，其它的典型芯片有Intel 21256/21464等。 (1). Intel 2164A的內(nèi)部結(jié)構(gòu)如圖4-5所示，其主要組成部分如下：DSUT圖4-5 Intel 2164A內(nèi)部結(jié)構(gòu) 存儲(chǔ)體：64K×1的存儲(chǔ)體由4個(gè)128×128的存儲(chǔ)陣列構(gòu)成； 地址鎖存器：由于Intel 2164A采用雙譯碼方式，故其16位地址信息要分兩次送入芯片內(nèi)部。但由于封裝的限制，這16位地址信息必須通過同一組引腳分兩次接收，因此，在芯片內(nèi)部有一個(gè)能保存8位地址信息的地址鎖存器； 數(shù)據(jù)輸入緩沖器： 用以暫存輸入的數(shù)據(jù)； 數(shù)據(jù)輸出緩沖器：

18、 用以暫存要輸出的數(shù)據(jù)； 1/4I/O門電路：由行、列地址信號(hào)的最高位控制，能從相應(yīng)的4個(gè)存儲(chǔ)矩陣中選擇一個(gè)進(jìn)行輸入輸出操作； 行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)； 寫允許時(shí)鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向； 128讀出放大器：與4個(gè)128×128存儲(chǔ)陣列相對(duì)應(yīng)，共有4個(gè)128讀出放大器，它們能接收由行地址選通的4×128個(gè)存儲(chǔ)單元的信息，經(jīng)放大后，再寫回原存儲(chǔ)單元，是實(shí)現(xiàn)刷新操作的重- 6 -要部分； 1/128行、列譯碼器： 分別用來接收7位的行、列地址，經(jīng)譯碼后，從128×128個(gè)存儲(chǔ)單元中選擇一個(gè)確定的存儲(chǔ)單元，以便對(duì)其進(jìn)行讀/寫操作。 (

19、2). Intel 2164A的外部結(jié)構(gòu)Intel 2164A是具有16個(gè)引腳的雙列直插式集成電路芯片，其引腳安排如圖4-6所示。 A0A7：地址信號(hào)的輸入引腳，用來分時(shí)接收CPU送來的8位行、列地址； RAS：行地址選通信號(hào)輸入引腳，低電平有效，兼作芯片選擇信號(hào)。當(dāng)RAS為低電平時(shí)，表明N/CDINWERASA0A2A1VDD12345678161514131211109VSSCASDOUTA6A3A4A5A7芯片當(dāng)前接收的是行地址；CAS：列地址選通信號(hào)輸入引腳，低電平有效，表明當(dāng)前正在接： 寫允許控制信號(hào)輸入引腳，當(dāng)其為低電平時(shí)，執(zhí)行寫操作；收的是列地址(此時(shí)RAS應(yīng)保持為低電平)；WE

20、否則，執(zhí)行讀操作。 DIN：數(shù)據(jù)輸入引腳； DOUT：數(shù)據(jù)輸出引腳； 圖4-6 Intel 2164A引腳 VDD：十5V電源引腳； Css：地； N/C：未用引腳。(3). Intel 2164A的工作方式與時(shí)序 讀操作在對(duì)Intel 2164A的讀操作過程中，它要接收來自CPU的地址信號(hào)，經(jīng)譯碼選中相應(yīng)的存儲(chǔ)單元后，把其中保存的一位信息通過DOUT數(shù)據(jù)輸出引腳送至系統(tǒng)數(shù)據(jù)總線。Intel 2164A的讀操作時(shí)序如圖4-7所示。從時(shí)序圖中可以看出，讀周期是由行地址選通信號(hào)RAS有效開始的，要求行地址要先于RAS信號(hào)有效，并且必須在RAS有效后再維持一段時(shí)間。同樣，為了保證列地址的可靠鎖存，列

21、地址也應(yīng)領(lǐng)先于列地址鎖存信號(hào)CAS有效，且列地址也必須在CAS有效后再保持一段時(shí)間。要從指定的單元中讀取信息，必須在RAS有效后，使CAS也有效。由于從RAS有效起到指定單元的信息讀出送到數(shù)據(jù)總線上需要一定的時(shí)間，因此，存儲(chǔ)單元中信息讀出的時(shí)間就與CAS開始有效的時(shí)刻有關(guān)。RASCAS地址WEDOUT- 7 -圖4-7 Intel 2164A讀操作的時(shí)序存儲(chǔ)單元中信息的讀寫，取決于控制信號(hào)WE。為實(shí)現(xiàn)讀出操作，要求WE控制信號(hào)無效，且必須在CAS有效前變?yōu)楦唠娖健?寫操作在Intel 2164A的寫操作過程中，它同樣通過地址總線接收CPU發(fā)來的行、列地址信號(hào)，選中相應(yīng)的存儲(chǔ)單元后，把CPU通過

22、數(shù)據(jù)總線發(fā)來的數(shù)據(jù)信息，保存到相應(yīng)的存儲(chǔ)單元中去。Intel2164A的寫操作時(shí)序如圖4-8所示。DOUT高阻狀態(tài)圖4-8 Intel 2164A寫操作的時(shí)序 讀-修改-寫操作這種操作的性質(zhì)類似于讀操作與寫操作的組合，但它并不是簡(jiǎn)單地由兩個(gè)單獨(dú)的讀周期與寫周期組合起來，而是在RAS和CAS同時(shí)有效的情況下，由WE信號(hào)控制，先實(shí)現(xiàn)讀出，待修改之后，再實(shí)現(xiàn)寫入。其操作時(shí)序如圖4-9所示。 刷新操作Intel 2164A內(nèi)部有4×128個(gè)讀出放大器，在進(jìn)行刷新操作時(shí)，芯片只接收從地址總線上發(fā)來的行地址（其中RA7不起作用），由RA0RA6共七根行地址線在四個(gè)存儲(chǔ)矩陣中各選中一行，共4

23、15;128個(gè)單元，分別將其中所保存的信息輸出到4×128個(gè)讀出放大器中，經(jīng)放大后，再寫回到原單元，即可實(shí)現(xiàn)512個(gè)單元的刷新操作。這樣，經(jīng)過128個(gè)刷新周期就可完成整個(gè)存儲(chǔ)體的刷新。- 8 -圖4-9 Intel 2164A讀-修改-寫操作的時(shí)序RASCAS地址DOUT圖4-10 Intel 2164A唯RAS有效刷新操作的時(shí)序數(shù)據(jù)輸出數(shù)據(jù)輸出具有三態(tài)緩沖器，它由CAS控制，當(dāng)CAS為高電平時(shí)，輸出Dout呈高阻抗?fàn)顟B(tài)，在各種操作時(shí)的輸出狀態(tài)有所不同。頁(yè)模式操作在這種方式下，維持行地址不變(RAS不變)，由連續(xù)的CAS脈沖對(duì)不同的列地址進(jìn)行鎖存，并讀出不同列的信息，而RAS脈沖的寬

24、度有一個(gè)最大的上限值。在頁(yè)模式操作時(shí)，可以實(shí)現(xiàn)存儲(chǔ)器讀、寫以及讀-修改-寫等操作。有關(guān)上述時(shí)序圖中參數(shù)的具體值，請(qǐng)參考有關(guān)的技術(shù)手冊(cè)?！玖?xí)題與思考】1. 試說明存儲(chǔ)器系統(tǒng)的主要性能指標(biāo)。2. 存儲(chǔ)器的哪一部分用來存儲(chǔ)程序指令及像常數(shù)和查找表一類的固定不變的信息？哪一部分用來存儲(chǔ)經(jīng)常改變的數(shù)據(jù)？3. 術(shù)語“非易失性存儲(chǔ)器”是什么意思？PROM和EPROM分別代表什么意思？4. 微型計(jì)算機(jī)中常用的存儲(chǔ)器有哪些類型？它們各有何特點(diǎn)？分別適用于哪些場(chǎng)合？5. 試比較靜態(tài)RAM和動(dòng)態(tài)RAM的優(yōu)缺點(diǎn)，并說明有何種方法可解決掉電時(shí)動(dòng)態(tài)RAM4.3 只讀存儲(chǔ)器ROM【回顧】微型計(jì)算機(jī)存儲(chǔ)器系統(tǒng)的分類及讀/寫存

25、儲(chǔ)器RAM?！颈局v重點(diǎn)】只讀存儲(chǔ)器ROM及其基本存儲(chǔ)單元與芯片。指在微機(jī)系統(tǒng)的在線運(yùn)行過程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器，在不斷發(fā)展變化的過程中，ROM器件也產(chǎn)生了掩模ROM、PROM、EPROM、EEPROM等各種不同類型。一、掩模ROM如圖4-11所示，是一個(gè)簡(jiǎn)單的4×4位的MOS ROM存儲(chǔ)陣列，采用單譯碼方式。這時(shí)，有兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個(gè)字，此時(shí)位線的輸出即為這個(gè)字的每一位此時(shí)，若有管子與其相連（如位線1和位線4），則相應(yīng)的MOS管就導(dǎo)通，這些位線的輸出就是低電平，表示邏輯“0”；而沒有管子與其相連的位線（如位線

26、2和位線3），則輸出就是高- 9 -電平，表示邏輯“1”。圖4-11 簡(jiǎn)單的4×4位的MOS ROM存儲(chǔ)陣列二、可編程的ROM掩模ROM的存儲(chǔ)單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來了，這給使用者帶來了不便。為了解決這個(gè)矛盾，設(shè)計(jì)制造了一種可由用戶通過簡(jiǎn)易設(shè)備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。PROM 的類型有多種，我們以二極管破壞型PROM為例來說明其存儲(chǔ)原理。這種PROM存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過專

27、門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，造成這個(gè)PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時(shí)，此位就意味著寫入了“1”。讀出的操作同掩模ROM。除此之外，還有一種熔絲式PROM，用戶編程時(shí)，靠專用寫入電路產(chǎn)生脈沖電流，來燒斷指定的熔絲，以達(dá)到寫入“1”的目的。對(duì)PROM來講，這個(gè)寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。三、可擦除可編程的ROM1. 基本存儲(chǔ)電路可擦除可編程的ROM又稱為EPROM。它的基本存儲(chǔ)單元的結(jié)構(gòu)和工作原理如圖4-12所示

28、。與普通的P溝道增強(qiáng)型MOS電路相似，這種EPROM電路在N型的基片上擴(kuò)展了兩個(gè)高濃度的P型區(qū)，分別引出源極（S）和漏極(D)，在源極與漏極之間有一個(gè)由多晶硅做成的柵極，但它是浮空(a)字線(b)的，被絕緣物SiO2所包圍。在芯片制作完成時(shí)，每個(gè)單元的浮動(dòng)?xùn)艠O上都沒有電荷，所以管子內(nèi)沒 圖4-12 P溝道EPROM結(jié)構(gòu)示意圖- 10 -有導(dǎo)電溝道，源極與漏極之間不導(dǎo)電，其相應(yīng)的等效電路如圖4-12(b)所示，此時(shí)表示該存儲(chǔ)單元保存的信息為“1”。向該單元寫入信息“0”：在漏極和源極（即S）之間加上十25v的電壓，同時(shí)加上編程脈沖信號(hào)(寬度約為50ns)，所選中的單元在這個(gè)電壓的作用下，漏極與源

29、極之間被瞬時(shí)擊穿，就會(huì)有電子通過SiO2絕緣層注入到浮動(dòng)?xùn)拧Ｔ诟邏弘娫慈コ?，因?yàn)楦?dòng)?xùn)疟籗iO2絕緣層包圍，所以注入的電子無泄漏通道，浮動(dòng)?xùn)艦樨?fù)，就形成了導(dǎo)電溝道，從而使相應(yīng)單元導(dǎo)通，此時(shí)說明將0寫入該單元。 清除存儲(chǔ)單元中所保存的信息：必須用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)牛关?fù)電荷獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，這時(shí)，原來存儲(chǔ)的信息也就不存在了。由這種存儲(chǔ)單元所構(gòu)成的ROM存儲(chǔ)器芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線正是通過這個(gè)窗口來照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射l520分鐘。2EPROM 芯片Intel 2716Intel2716是一種

30、2K×8的EPROM存儲(chǔ)器芯片，雙列直插式封裝，24個(gè)引腳，其最基本的存儲(chǔ)單元，就是采用如上所述的帶有浮動(dòng)?xùn)诺腗OS管，其它的典型芯片有Ietel 2732/27128/27512等。(1)芯片的內(nèi)部結(jié)構(gòu)Intel 2716存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖如圖4-13(b)所示，其主要組成部分包括：VCCA7A6A5A4A3A2A1A0O0O1O2地 數(shù)據(jù)輸出 (a) 引腳分配圖 (b) 內(nèi)部結(jié)構(gòu)框圖圖4-13 Intel 2716的內(nèi)部結(jié)構(gòu)及引腳分配 存儲(chǔ)陣列；Intel2716存儲(chǔ)器芯片的存儲(chǔ)陣列由2K×8個(gè)帶有浮動(dòng)?xùn)诺腗OS管構(gòu)成，共可保存2K×8位二進(jìn)制信息； X

31、譯碼器：又稱為行譯碼器，可對(duì)7位行地址進(jìn)行譯碼； Y譯碼器：又稱為列譯碼器，可對(duì)4位列地址進(jìn)行譯碼； 輸出允許、片選和編程邏輯：實(shí)現(xiàn)片選及控制信息的讀/寫； 數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖。(2)芯片的外部結(jié)構(gòu)Intel2716具有24個(gè)引腳，其引腳分配如圖4-13(a)所示，各引腳的功能如下： Al0A0：地址信號(hào)輸入引腳，可尋址芯片的2K個(gè)存儲(chǔ)單元；- 11 - 12345678910112423222120191817161514OEA10CEO7O6O5O4O3VCCA8A9VPP O7O0： 雙向數(shù)據(jù)信號(hào)輸入輸出引腳； CE：片選信號(hào)輸入引腳，低電平有效，只有當(dāng)該引腳轉(zhuǎn)入低電平

32、時(shí)，才能對(duì)相應(yīng)的芯片進(jìn)行操作； OE：數(shù)據(jù)輸出允許控制信號(hào)引腳，輸入，低電平有效，用以允許數(shù)據(jù)輸出； Vcc：+5v電源，用于在線的讀操作； VPP：+25v電源，用于在專用裝臵上進(jìn)行寫操作； GND：地。(3)Intel2716的工作方式與操作時(shí)序 讀方式這是Intel2716連接在微機(jī)系統(tǒng)中的主要工作方式。在讀操作時(shí)，片選信號(hào)CE應(yīng)為低電平，輸出允許控制信號(hào)OE也為低電平其時(shí)序波形如圖4-14所示。讀周期由地址有效開始，經(jīng)時(shí)間tACC后，所選中單元的內(nèi)容就可由存儲(chǔ)陣列中讀出，但能否送至外部的數(shù)據(jù)總線，還取決于片選信號(hào)CE和輸出允許信號(hào)OE。時(shí)序中規(guī)定，必須從CE有效經(jīng)過tcs時(shí)間以及從OE

33、有效經(jīng)過時(shí)間tOE，芯片的輸出三態(tài)門才能完全打開，數(shù)據(jù)才能送到數(shù)據(jù)總線。上述時(shí)序圖中參數(shù)的具體值，請(qǐng)參考有關(guān)的技術(shù)手冊(cè)。除了讀方式外，2716還有如下工禁止方式； 備用方式； 寫入方式；校核方式； 圖4-14 Intel2716讀時(shí)序波形 編程。輸?shù)刂稢E作方式： OE效輸出高阻四、電可擦除可編程序的ROM(Electronic Erasible Programmable ROM)電可擦除可編程序的ROM也稱為EEPROM即EPROM。EPROM管子的結(jié)構(gòu)示意圖如圖4-15所示。它的工作原理與EPROM類似，當(dāng)浮動(dòng)?xùn)派蠜]有電荷時(shí)，管子的漏極和源極之間不導(dǎo)電，若設(shè)法使浮動(dòng)?xùn)艓想姾?，則管子就導(dǎo)通

34、。在E2PROM中，使浮動(dòng)?xùn)艓想姾珊拖ル姾傻姆椒ㄅcEPROM中是不同的。在E2PROM中，漏極上面增加了一個(gè)隧道二極管，它在第二柵與漏22第（場(chǎng)極之間的電壓VG的作用下（在電場(chǎng)的作用下），圖4-15 E2PROM結(jié)構(gòu)- 12 -可以使電荷通過它流向浮動(dòng)?xùn)牛雌鹁幊套饔茫?；若VG的極性相反也可以使電荷從浮動(dòng)?xùn)帕飨蚵O（起擦除作用），而編程與擦除所用的電流是極小的，可用極普通的電源就可供給VG。E2PROM的另一個(gè)優(yōu)點(diǎn)是：擦除可以按字節(jié)分別進(jìn)行（不像EPROM，擦除時(shí)把整個(gè)芯片的內(nèi)容全變成“1”）。由于字節(jié)的編程和擦除都只需要10ms，并且不需特殊裝臵，因此可以進(jìn)行在線的編程寫入。常用的典型芯

35、片有2816/2817/2864等。五、快擦型存儲(chǔ)器(F1ash Memory)快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，它以性能好、功耗低、體積小、重量輕等特點(diǎn)活躍于便攜機(jī)存儲(chǔ)器市場(chǎng)，但價(jià)格較貴?？觳列痛鎯?chǔ)器具有EEPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與DRAM相似，而寫時(shí)間與磁盤驅(qū)動(dòng)器相當(dāng)。快擦型存儲(chǔ)器有5V或12V兩種供電方式。對(duì)于便攜機(jī)來講，用5V電源更為合適。快擦型存儲(chǔ)器操作簡(jiǎn)便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制。快擦型存儲(chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM，尤其是對(duì)于需要配備

36、電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池。快擦型存儲(chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤驅(qū)動(dòng)器的要求，同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫入最新版本的操作系統(tǒng)。快擦型存儲(chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。典型的芯片有27F256/28F016/28F020等?！玖?xí)題與思考】1.計(jì)算機(jī)的電源掉電后再接電時(shí)（系統(tǒng)中無掉電保護(hù)裝臵），存儲(chǔ)在各類存儲(chǔ)器中的信息是否仍能保存？試從各類存儲(chǔ)器的基本原理上來分析說明。2.“ROM是只讀存儲(chǔ)器”這種說法正確嗎？正確的說法應(yīng)該怎樣？3. 試從ROM器件的發(fā)展過程，說明讀、寫之間的辯證關(guān)系。4.4 存儲(chǔ)

37、器芯片的擴(kuò)展及其與系統(tǒng)總線的連接【回顧】微型系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)及存儲(chǔ)器組織。【本講重點(diǎn)】按實(shí)際應(yīng)用的需要，由不同規(guī)格、類型的存儲(chǔ)器芯片，通過與系統(tǒng)總線的連接，構(gòu)成存儲(chǔ)器系統(tǒng)。微機(jī)系統(tǒng)的規(guī)模、應(yīng)用場(chǎng)合不同，對(duì)存儲(chǔ)器系統(tǒng)的容量、類型的要求也必不相同，一般情況下，需要用不同類型，不同規(guī)格的存儲(chǔ)器芯片，通過適當(dāng)?shù)挠布B接，來構(gòu)成所需要的存儲(chǔ)器系統(tǒng)，這就是本節(jié)所需要討論的內(nèi)容。一、存儲(chǔ)器芯片與CPU的連接1. 引言- 13 -在微型系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。

38、所以，存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括： 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接；在連接中要考慮的問題有以下幾個(gè)方面：2. CPU總線的負(fù)載能力在設(shè)計(jì)CPU芯片時(shí)，一般考慮其輸出線的直流負(fù)載能力，為帶一個(gè)TTL負(fù)載?，F(xiàn)在的存儲(chǔ)器一般都為MOS電路，直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU是可以直接與存儲(chǔ)器相連的，而較大的系統(tǒng)中，若CPU的負(fù)載能力不能滿足要求，可以（就要考慮CPU能否帶得動(dòng)，需要時(shí)就要加上緩沖器，）由緩沖器的輸出再帶負(fù)載。3. CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問題CPU在取指和存儲(chǔ)器讀或?qū)懖僮鲿r(shí)，是有固定時(shí)序的，用

39、戶要根據(jù)這些來確定對(duì)存儲(chǔ)器存取速度的要求，或在存儲(chǔ)器已經(jīng)確定的情況下，考慮是否需要Tw周期，以及如何實(shí)現(xiàn)。4. 存儲(chǔ)器的地址分配和片選問題內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機(jī)器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，ROM的分配也類似，所以內(nèi)存的地址分配是一個(gè)重要的問題。另外，目前生產(chǎn)的存儲(chǔ)器芯片，單片的容量仍然是有限的，通?？偸且稍S多片才能組成一個(gè)存儲(chǔ)器，這里就有一個(gè)如何產(chǎn)生片選信號(hào)的問題。5. 控制信號(hào)的連接CPU在與存儲(chǔ)器交換信息時(shí)，通常有以下幾個(gè)控制信號(hào)(對(duì)8088/8086來說)：IO/M（IO/M），RD,WR以及WAIT

40、信號(hào)。這些信號(hào)如何與存儲(chǔ)器要求的控制信號(hào)相連，以實(shí)現(xiàn)所需的控制功能。二、 存儲(chǔ)器芯片的擴(kuò)展存儲(chǔ)器芯片擴(kuò)展的方法有以下兩種：1. 存儲(chǔ)器芯片的位擴(kuò)充適用場(chǎng)合 存儲(chǔ)器芯片的容量滿足存儲(chǔ)器系統(tǒng)的要求，但其字長(zhǎng)小于存儲(chǔ)器系統(tǒng)的要求。【例1】 用1K×4的2114芯片構(gòu)成lK×8的存儲(chǔ)器系統(tǒng)。【分析】 由于每個(gè)芯片的容量為1K，故滿足存儲(chǔ)器系統(tǒng)的容量要求。但由于每個(gè)芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。【設(shè)計(jì)要點(diǎn)】 將每個(gè)芯片的10位地址線按引腳名稱一一并聯(lián)，按次序逐根接至系統(tǒng)地址總線的低10位。 數(shù)據(jù)線則按芯片

41、編號(hào)連接，1號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D3，2號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D4-D7。- 14 - 兩個(gè)芯片的WE端并在一起后接至系統(tǒng)控制總線的存儲(chǔ)器寫信號(hào)（如CPU為8086/8088，也可由WR和IOM或IO/M的組合來承擔(dān)）。 CS引腳也分別并聯(lián)后接至地址譯碼器的輸出，而地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔(dān)。具體連線見圖4-16。當(dāng)存儲(chǔ)器工作時(shí)，系統(tǒng)根據(jù)高位地址的譯碼同時(shí)選中兩個(gè)芯片，而地址碼的低位也同時(shí)到達(dá)每一個(gè)芯片，從而選中它們的同一個(gè)單元。在讀/寫信號(hào)的作用下，兩個(gè)芯片的數(shù)據(jù)同時(shí)讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出，或者同時(shí)將來自數(shù)據(jù)總

42、線上的字節(jié)數(shù)據(jù)寫入存儲(chǔ)器。圖4-16 用2114組成1K×8的存儲(chǔ)器連線根據(jù)硬件連線圖，我們還可以進(jìn)一步分析出該存儲(chǔ)器的地址分配范圍如下：（假設(shè)只考慮16位地址）芯 片 的 地 址 范 圍 A15 . A12 A11 A10 A9 . A00 0 0 0 0 0 0 H ： ： ： ：× × 0 0 1 1 0 3 F F H ×表示可以任選值，在這里我們均選0。這種擴(kuò)展存儲(chǔ)器的方法就稱為位擴(kuò)展，它可以適用于多種芯片，如可以用8片2164A組成一個(gè)64K×8的存儲(chǔ)器等。 2. 存儲(chǔ)器芯片的字?jǐn)U充【適用場(chǎng)合】存儲(chǔ)器芯片的字長(zhǎng)符合存儲(chǔ)器系統(tǒng)的要求，

43、但其容量太小。 【例2】 用2K×8的2716存儲(chǔ)器芯片組成8K×8的存儲(chǔ)器系統(tǒng)。【分析】由于每個(gè)芯片的字長(zhǎng)為8位，故滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。但由于每個(gè)芯片只能提供2K個(gè)存儲(chǔ)單元，故需用4片這樣的芯片，以滿足存儲(chǔ)器系統(tǒng)的容量要求。 【設(shè)計(jì)要點(diǎn)】同位擴(kuò)充方式相似。- 15 - 先將每個(gè)芯片的11位地址線按引腳名稱一一并聯(lián)，然后按次序逐根接至系統(tǒng)地址總線的低11位。 將每個(gè)芯片的8位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D7。 兩個(gè)芯片的OE端并在一起后接至系統(tǒng)控制總線的存儲(chǔ)器讀信號(hào)（這樣連接的原因同位擴(kuò)充方式）， 它們的CE引腳分別接至地址譯碼器的不同輸出，地址譯碼器的輸入則由

44、系統(tǒng)地址總線的高位來承擔(dān)。連線見圖4-17。圖4-17 用2716組成8K×8的存儲(chǔ)器連線當(dāng)存儲(chǔ)器工作時(shí)，根據(jù)高位地址的不同，系統(tǒng)通過譯碼器分別選中不同的芯片，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片，選中它們的相應(yīng)單元。在讀信號(hào)的作用下，選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出。同樣，根據(jù)硬件連線圖，我們也可以進(jìn)一步分析出該存儲(chǔ)器的地址分配范圍如下表：（假設(shè)只考慮16位地址）地 址 碼 芯片的地址范圍 對(duì)應(yīng)芯片編號(hào)A15 . A13 A12 A11 A10 A900 0 0 0 0 H： ： 2716-1 × × 0 0 1 1 1 0 7 F F H

45、× × 0 1 0 0 0 0 8 0 0 H： ： 2716-2 × × 0 1 1 1 1 0 F F F H × × 1 0 0 0 0 1 0 0 0 H： ： 2716-3 × × 1 0 1 1 1 1 7 F F H × × 1 1 0 0 0 1 8 0 0 H： ： 2716-4 × × 1 1 1 1 1 1 F F F H×表示可以任選值，在這里我們均選0。這種擴(kuò)展存儲(chǔ)器的方法就稱為字?jǐn)U展，它同樣可以適用于多種芯片，如可以用8片27128（16

46、k- 16 -×8）組成一個(gè)128K×8的存儲(chǔ)器等。3. 同時(shí)進(jìn)行位擴(kuò)充與字?jǐn)U充【適用場(chǎng)合】存儲(chǔ)器芯片的字長(zhǎng)和容量均不符合存儲(chǔ)器系統(tǒng)的要求，這時(shí)就需要用多片這樣的芯片同時(shí)進(jìn)行位擴(kuò)充和字?jǐn)U充，以滿足系統(tǒng)的要求?！纠?】 用1K×4的2114芯片組成2K×8的存儲(chǔ)器系統(tǒng)?！痉治觥坑捎谛酒淖珠L(zhǎng)為4位，因此首先需用采用位擴(kuò)充的方法，用兩片芯片組成1K×8的存儲(chǔ)器。再采用字?jǐn)U充的方法來擴(kuò)充容量，使用兩組經(jīng)過上述位擴(kuò)充的芯片組來完成?！驹O(shè)計(jì)要點(diǎn)】每個(gè)芯片的10根地址信號(hào)引腳宜接接至系統(tǒng)地址總線的低10位，每組兩個(gè)芯片的4位數(shù)據(jù)線分別接至系統(tǒng)數(shù)據(jù)總線的高/

47、低四位。地址碼的A10、A11經(jīng)譯碼后的輸出，分別作為兩組芯片的片選信號(hào)，每個(gè)芯片的WE控制端直接接到CPU的讀/寫控制端上，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀/寫控制。硬件連線如圖4-18圖4-18 用2114 組成2K×8的存儲(chǔ)器連線當(dāng)存儲(chǔ)器工作時(shí)，根據(jù)高位地址的不同，系統(tǒng)通過譯碼器分別選中不同的芯片組，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片組，選中它們的相應(yīng)單元。在讀/寫信號(hào)的作用下，選中芯片組的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出，或者將來自數(shù)據(jù)總線上的字節(jié)數(shù)據(jù)寫入芯片組。同樣，根據(jù)硬件連線圖，我們也可以進(jìn)一步分析出該存儲(chǔ)器的地址分配范圍如下：（假設(shè)只考慮16位地址）地 址 碼 芯片組的

48、地址范圍 對(duì)應(yīng)芯片組編號(hào)A15 . A13 A12 A11 A10 A9 . A0× 0 0 0 0 0 0 0 0 H： ： 2114-1 × × × 0 0 1 1 0 3 F F H× × × 0 1 0 0 0 4 0 0 H： ： 2114-2× × × 0 1 1 1 0 7 F F H×表示可以任選值，在這里我們均選0。- 17 -【思考】從以上地址分析可知，此存儲(chǔ)器的地址范圍是0000H-07FFH。如果系統(tǒng)規(guī)定存儲(chǔ)器的地址范圍從0800H開始，并要連續(xù)存放，對(duì)以上硬件

49、連線圖該如何改動(dòng)呢？由于低位地址仍從0開始，因此低位地址仍直接接至芯片組。于是，要改動(dòng)的是譯碼器和高位地址的連接。我們可以將兩個(gè)芯片組的片選輸入端分別接至譯碼器的Y2和Y3輸出端，即當(dāng)A11、A10為10時(shí)，選中2114-1，則該芯片組的地址范圍為 0800H-0BFFH，而當(dāng)A11、A10為11時(shí)，選中2114-2，則該芯片組的地址范圍為 0C00H-0FFFH。同時(shí)，保證高位地址為0（即A15-A12為0）。這樣，此存儲(chǔ)器的地址范圍就是0800H-0FFFH了。（具體連線自己考慮）以上例子所采用的片選控制的譯碼方式稱為全譯碼方式，這種譯碼電路較復(fù)雜，但是，由此選中的每一組的地址是確定且唯一

50、的。有時(shí)，為方便起見，也可以直接用高位地址（如A10A15中的任一位）來控制片選端。例如用A10來控制，如圖4-19所示。粗看起來，這兩組的地址分配與全譯碼時(shí)相同，但是當(dāng)用Al0這一個(gè)信號(hào)作為片選控制時(shí)，只要Al00，A11A15可為任意值都選中第一組；而只要A101，AllA15可為任意值都選中第二組。這種選片控制方式稱為線選法。址分布以及各自的地址重疊區(qū)，以免出現(xiàn)錯(cuò)誤。【例4】 一個(gè)存儲(chǔ)器系統(tǒng)包括2K RAM和8K ROM，分別用1K×4的2114芯片和2K×8的2716芯片組成。要求ROM的地址從1000H開始，RAM的地址從3000H開始。完成硬件連線及相應(yīng)的地址分

51、配表。線選法節(jié)省譯碼電路，設(shè)計(jì)簡(jiǎn)單，但必須注意此時(shí)芯片的地 圖4-19 線選法示例圖4-20 2K RAM和8K ROM存儲(chǔ)器系統(tǒng)連線圖【分析】：該存儲(chǔ)器的設(shè)計(jì)可以參考本節(jié)的例2和例3。所不同的是，要根據(jù)題目的要求，按規(guī)定的地址范圍，設(shè)計(jì)各芯片或芯片組片選信號(hào)的連接方式。整個(gè)存儲(chǔ)器的硬件連線如圖4-20所示。根據(jù)硬件連線圖，我們可以分析出該存儲(chǔ)器的地址分配范圍如下。（假設(shè)只考慮16位地址）- 18 -址 碼 芯片的地址范圍 對(duì)應(yīng)芯片編號(hào)A15 A14 A13 A12 A11 A10 A9 . A00 1 0 0 0 0 1 0 0 0 H： ： 2716-10 0 0 1 0 1 1 1 1

52、7 F F H0 0 0 1 1 0 0 0 1 8 0 0 H： ： 2716-20 0 0 1 1 1 1 1 1 F F F H0 0 1 0 0 0 0 0 2 0 0 0 H： ： 2716-30 0 1 0 0 1 1 1 2 7 F F H0 0 1 0 1 0 0 0 2 8 0 0 H： ： 2716-40 0 1 0 1 1 1 1 2 F F F H0 0 1 1 0 0 0 0 3 0 0 0 H： ： 2114-10 0 1 1 0 0 1 1 3 3 F F H0 0 1 1 1 0 0 0 3 8 0 0 H： ： 2114-20 0 1 1 1 0 1 1 3

53、B F F H【習(xí)題與思考】1畫出容量為2K*8的RAM連接圖（CPU用8088，RAM用2114，RAM地址區(qū)為0800H0FFFH）。2試畫出容量為8K*8的ROM連接圖（CPU用8086，EPROM用2716，ROM地址區(qū)從4000H開始）。3一臺(tái)8位微機(jī)系統(tǒng)（CPU為8088）需擴(kuò)展內(nèi)存16K，其中ROM 為8K，RAM為8K。ROM選用EPROM2716，RAM選用2114，地址空間從0000H開始，要求ROM在低地址，RAM在高地址。試畫出存儲(chǔ)器組構(gòu)圖，并寫出各芯片的存儲(chǔ)分配范圍。4.5 高速緩沖存儲(chǔ)器Cache【回顧】 微型系統(tǒng)的存儲(chǔ)器組織，內(nèi)、外存的基本概念，存儲(chǔ)器系統(tǒng)的容量、

54、存取速度及成本等項(xiàng)性能指標(biāo)及其相互關(guān)系。【本講重點(diǎn)】高速緩沖存儲(chǔ)器Cache的基本概念與作用，Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)，Cache的基本操作，地址映象方式，替換策略，虛擬存儲(chǔ)器的基本概念及實(shí)現(xiàn)方法。一、問題的提出微機(jī)系統(tǒng)中的內(nèi)部存儲(chǔ)器通常采用動(dòng)態(tài)RAM構(gòu)成，具有價(jià)格低，容量大的特點(diǎn)，但由于動(dòng)態(tài)RAM采用MOS管電容的充放電原理來表示與存儲(chǔ)信息，其存取速度相對(duì)于CPU的信息處理速度來說較低。這就導(dǎo)致了兩者速度的不匹配，也就是說，慢速的存儲(chǔ)器限制了高速CPU的性能，影響了微機(jī)系統(tǒng)的運(yùn)行速度，并限制了計(jì)算機(jī)性能的進(jìn)一步發(fā)揮和提高。高速緩沖存儲(chǔ)器就是在這種情況下產(chǎn)生的。二、存儲(chǔ)器訪問的局部性微

55、機(jī)系統(tǒng)進(jìn)行信息處理的過程就是執(zhí)行程序的過程，這時(shí)，CPU需要頻繁地與內(nèi)存進(jìn)行數(shù)據(jù)- 19 -交換，包括取指令代碼及數(shù)據(jù)的讀寫操作。通過對(duì)大量典型程序的運(yùn)行情況分析結(jié)果表明，在一個(gè)較短的時(shí)間內(nèi)，取指令代碼的操作往往集中在存儲(chǔ)器邏輯地址空間的很小范圍內(nèi)（因?yàn)樵诙鄶?shù)情況下，指令是順序執(zhí)行的，因此指令代碼地址的分布就是連續(xù)的，再加上循環(huán)程序段和子程序段都需要重復(fù)執(zhí)行多次，因此對(duì)這些局部存儲(chǔ)單元的訪問就自然具有時(shí)間上集中分布的傾向）；數(shù)據(jù)讀寫操作的這種集中性傾向雖不如取指令代碼那么明顯，但對(duì)數(shù)組的存儲(chǔ)和訪問以及工作單元的選擇也可以使存儲(chǔ)器單元相對(duì)集中。這種對(duì)局部范圍的存儲(chǔ)器單元的防問比較頻繁，而對(duì)此范圍

56、以外的存儲(chǔ)單元訪問相對(duì)甚少的現(xiàn)象，稱為程序訪問的局部性。三、Cache-主存存儲(chǔ)結(jié)構(gòu)及其實(shí)現(xiàn)為了解決存儲(chǔ)器系統(tǒng)的容量、存取速度及單位成本之間的矛盾，可以采用Cache-主存存儲(chǔ)結(jié)構(gòu)，即在主存和CPU之間設(shè)臵高速緩沖存儲(chǔ)器Cache，把正在執(zhí)行的指令代碼單元附近的一部分指令代碼或數(shù)據(jù)從主存裝入Cache中，供CPU在一段時(shí)間內(nèi)使用，由于存儲(chǔ)器訪問的局部性，在一定容量Cache的條件下，我們可以做到使CPU大部分取指令代碼及進(jìn)行數(shù)據(jù)讀寫的操作都只要通過訪問Cache，而不是訪問主存而實(shí)現(xiàn)。【優(yōu)點(diǎn)】 Cache的讀寫速度幾乎能夠與CPU進(jìn)行匹配，所以微機(jī)系統(tǒng)的存取速度可以大大提高； Cache的容量

57、相對(duì)主存來說并不是太大，所以整個(gè)存儲(chǔ)器系統(tǒng)的成本并沒有上升很多。采用了Cache-主存存儲(chǔ)結(jié)構(gòu)以后，整個(gè)存儲(chǔ)器系統(tǒng)的容量及單位成本能夠主存相當(dāng)，而存取速度可以與Cache的讀寫速度相當(dāng)，這就很好地解決了存儲(chǔ)器系統(tǒng)的上述三個(gè)方面性能之間的矛盾。如圖4-21，是Cache-主存結(jié)構(gòu)示意圖，在主存和CPU之間增加了一個(gè)容量相對(duì)較小的雙極型靜態(tài)RAM作為高速緩沖存儲(chǔ)器Cache，為了實(shí)現(xiàn)Cache與主存之間的數(shù)據(jù)交換，系統(tǒng)中還相應(yīng)地增加了輔助的硬件電路。管理這兩級(jí)存儲(chǔ)器的部件為Cache控制器，CPU與主存之間的數(shù)據(jù)傳輸必須經(jīng)過圖4-21 主存-Cache層次示意圖 Cache 控制器(見圖4-22 (P108)進(jìn)行，Cache控制器將來自CPU的數(shù)據(jù)讀寫請(qǐng)求，轉(zhuǎn)向Cache存儲(chǔ)器，如果數(shù)據(jù)在Cache中，則CPU對(duì)Cache進(jìn)行讀寫操作，稱為一次命中。命中時(shí)，CPU從Cache中讀(寫)數(shù)據(jù)。由于Cache速度與CPU速度相匹配，因此不需要插入等待狀態(tài)，故CPU處于零等待狀態(tài)，也就是說也就是說CPU與Cache達(dá)到了同步