DDS雜散分析總結(jié)

1、DDS雜散分析總結(jié)DDS雜散分析總結(jié)基于波形存儲(chǔ)的DDS（直接數(shù)字頻率合成器）技術(shù)具有頻率轉(zhuǎn)換時(shí)問(wèn)短、頻率分辨率高、輸出相位連續(xù)、 穩(wěn)定度高、可編程、全數(shù)字化、易集成等突出優(yōu)點(diǎn)，因而得到廣 泛的應(yīng)用。但是，由于DDS數(shù)字化實(shí)現(xiàn)的固有特點(diǎn)，決定了其輸出信號(hào) 頻譜雜散較大。如何抑制DDS輸出頻譜屮的雜散就成為了研究的熱點(diǎn)。DDS原理介紹（略）從以下幾個(gè)方面說(shuō)明DDS的誤差雜散來(lái)源。一關(guān)于輸出頻率穩(wěn)定性DDS 一般采用石英晶體振蕩器作為 它的參考激勵(lì)源，假設(shè)晶體振蕩器的頻率誤差為,則DDS輸出 信號(hào)的頻率為輸出信號(hào)的相對(duì)誤差為所以，DDS輸出頻率的穩(wěn) 定性和參考時(shí)鐘的頻率穩(wěn)定性是一致的。也就是說(shuō)只要

2、保證了參考時(shí)鐘的穩(wěn)定性，就可以保證輸出頻 率的穩(wěn)定。石英晶體具有極高的頻率穩(wěn)定度，采用溫度補(bǔ)償或恒溫的方 法，頻率穩(wěn)定度可以達(dá)到10-7-10-10的數(shù)量級(jí)。因此DDS采用石英晶振作為參考頻率源，就能具有極高的頻 率穩(wěn)定度。二相位截?cái)嗾`差在應(yīng)用屮，通常要求DDS有較高的頻率分辨,N=32的相位累加器有較大的位數(shù)，如常用的DDS率，必須使 48o但是，考慮到ROM容量與成本低的限制，使得相位累加器 的位數(shù)大于ROM的尋址位數(shù)P,在尋址的時(shí)候，就只能采用相 位累加器的高P位去尋址ROM屮的數(shù)據(jù)，此時(shí)就會(huì)有NP位的 被舍去，這就造成了相位截?cái)嗾`差。當(dāng)然，若相位累加器的位數(shù)和ROM的尋址位數(shù)相同時(shí)，應(yīng)

3、 該是不存在相位截?cái)嗾`差的，但是這樣，一般ROM的位數(shù)并不 髙，所以會(huì)造成最終的頻率分辨率較低（這里我所考慮的是頻率 控制字，也就是相位增量只取一位時(shí)的結(jié)果。在我看來(lái)，當(dāng)累積量取大于一位時(shí)候，無(wú)論累加器的位數(shù)與ROM的尋址位數(shù)相同與否，同會(huì)存在累加器與ROM的舍位,例如，當(dāng)累加量取2時(shí)，它是兩位兩位的加，所以必然在累加器 與ROM屮有一些位是取不到的，那這應(yīng)不應(yīng)該也算是相位截?cái)?呢？應(yīng)該不算）。關(guān)于消除相位截?cái)嗾`差的一個(gè)直觀的想法就是在保證累加器 位數(shù)較高的同時(shí)，增加ROM的位數(shù)，如果是直接通過(guò)增加ROM 的容量，必然不太可行，所以，目前的較為流行的方法是通過(guò)壓 縮ROM的方法來(lái)間接增大ROM

4、的容量。壓縮ROM的方法目前有如下幾種：基于信號(hào)對(duì)稱的方法三 角近似法基于泰勒級(jí)數(shù)的線性插值法線性插值法（這些方法的具 體原理不做解釋了，可查資料）這些方法可以簡(jiǎn)單的理解為，在個(gè)，也就是說(shuō)1024的尋址位數(shù)為ROM未進(jìn)行壓縮之前，假設(shè)ROM中有1024個(gè)數(shù)據(jù)，現(xiàn)在通過(guò)一定方法，將1024個(gè)數(shù)據(jù)壓縮成M個(gè)數(shù)據(jù)（M當(dāng)然，壓縮Z后，尋址就要通過(guò)相應(yīng)的程序 來(lái)執(zhí)行，比如說(shuō)對(duì)與正弦函數(shù)，可以只存四分Z周期的值，通 過(guò)編程，使累加器地址取反，或者數(shù)據(jù)取反，就可以得到一個(gè)完 整周期的正弦值。關(guān)于它的進(jìn)一步理解，我的想法是，因?yàn)榧偃缋煤琈個(gè)數(shù) 據(jù)的ROM表來(lái)替代含有1024個(gè)數(shù)據(jù)的ROM表，其實(shí)這兩者并 沒(méi)

5、有什么差別，并不能達(dá)到減少截?cái)嗾`差的效果，因此，應(yīng)該講M個(gè)數(shù)擴(kuò)展成1024個(gè)數(shù)，具體的辦法，可以讓一個(gè)數(shù)重復(fù)出現(xiàn)幾次，這樣一來(lái)，的1024個(gè)數(shù)據(jù)的ROM表的尋址位數(shù)就會(huì)間 接地變成原來(lái)的1024/M倍。這樣才是真正的通過(guò)壓縮ROM達(dá)到間接增加尋址位數(shù)的目 的。（錯(cuò)）以上的想法錯(cuò)誤的理解了壓縮ROM的含義。正確的理解應(yīng)該是：以四分Z的正弦波為例，假如原來(lái)ROM中存有1024個(gè)整周期的數(shù)據(jù)，經(jīng)過(guò)壓縮后，只取四分之一即可，但是這四分之一應(yīng)該是分為1024份，而且沒(méi)有重復(fù)的數(shù) 值出現(xiàn)，存在ROM屮，而不是把四分Z的數(shù)據(jù)屮的每個(gè)數(shù)重 復(fù)出現(xiàn)4次，存入ROM屮，若是這樣，很明顯，精確度是沒(méi)有 前一種方法高

6、的。消除相位截?cái)嗾`差冃前常用的方法是抖動(dòng)注入法，它分為對(duì)工下面對(duì)相位抖動(dòng)注入進(jìn)行說(shuō)明，相位和對(duì)幅度等的抖動(dòng)注入, 作原理如下：在每個(gè)時(shí)鐘脈沖到來(lái)后，抖動(dòng)器給相位累加器加人 滿足一定統(tǒng)計(jì)特性的擾動(dòng)信號(hào)，目的是產(chǎn)生一些隨機(jī)數(shù)加在相位 累加器的后面，破壞雜散信號(hào)的周期性，然后用抖動(dòng)信號(hào)與累加 器的和的高幾位再去尋址ROMo由于抖動(dòng)打破了相位截?cái)嗾`差的周期性，其周圍的雜散信號(hào) 得到抑制，從而提高了信號(hào)噪聲功率譜密度比，即提高了無(wú)雜散 動(dòng)態(tài)范圍，但同時(shí)會(huì)使雜散基底（？）有所增加。可將抖動(dòng)源集成在FPGA內(nèi)部，從而可在不增加FPGA內(nèi)部 太多資源和運(yùn)算復(fù)雜性的基礎(chǔ)上獲得較好的雜散抑制特性，從而 改善系統(tǒng)性

7、能。三幅度量化誤差ROM中存儲(chǔ)值是量化值而非模擬值，任何 一個(gè)幅度值需要用無(wú)限位二進(jìn)制才能精確示，而ROM的數(shù)據(jù)位 數(shù)D也就是它的輸出位數(shù)是有限的，因而相位幅值量化過(guò)程屮 將產(chǎn)生量化誤差，其信噪比近似為6.02D+1.76dB,可見(jiàn)隨著量化 位數(shù)的增加，幅度量化信噪比提高。方法：直接增加ROM的容量，但是受到體積和容量的限制, 這種方法必不可行。壓縮ROM表（問(wèn)題：壓縮ROM是相當(dāng)于增加尋址位數(shù)，與 數(shù)據(jù)位數(shù)是沒(méi)有關(guān)系的，為什么會(huì)能夠增加信噪比，堅(jiān)守量化誤 差呢。）四DAC誤差DAC有限位的輸入，女n 8位，10位等即分辨存在的一些非線性特性，例如，微分非線性DA率有限；實(shí)際的.DNL （一特

8、定輸入碼的輸出電壓和前一個(gè)輸入碼的輸出電壓之差 的實(shí)際值與ILSB間的最大偏差）（LSE：最低有效位，相鄰數(shù)字 輸入變化所對(duì)應(yīng)的模擬輸出的變化值），積分非線性INL （INL是所有DNL代數(shù)和的積累效應(yīng)，是DAC實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn) 換曲線之間的最大偏差），瞬間毛刺（分析毛刺形成的主要原因, 發(fā)現(xiàn)實(shí)際的DAC器件屮并行輸人數(shù)據(jù)存在傳輸時(shí)滯，不同數(shù)據(jù) 位到達(dá)時(shí)間不同;而且各位的電流開(kāi)關(guān)導(dǎo)通和截止時(shí)間不同步;在 邏輯電平跳變上正向跳變和負(fù)向跳變也存在時(shí)間差異，在TTL 兼容DAC中尤其明顯，ECL兼容DAC由于采用了非飽和電流 開(kāi)關(guān)，差異沒(méi)有那么大，這些因素的影響使得DAC輸出過(guò)渡期 間出現(xiàn)了毛刺

9、。毛刺的大小與DAC的動(dòng)態(tài)特性有關(guān)，一般來(lái)講建立時(shí)間越短, 電流開(kāi)關(guān)時(shí)間偏差越大，毛刺就越大。毛刺的幅度由DAC相鄰數(shù)據(jù)轉(zhuǎn)換時(shí)所切換的開(kāi)關(guān)決定，也就 是與輸人數(shù)據(jù)跳變量有關(guān)。最大的毛刺是在半滿度處產(chǎn)生，其次在四分Z滿讀處和四 分Z三滿度處，以后以此類推）轉(zhuǎn)換速度有限等抑制方法：理想 的DAC應(yīng)是線性的，但實(shí)際上DAC是半波不對(duì)稱的，它的正 半周期近似于理想DAC,負(fù)半周期則偏離，時(shí)域上的半波不對(duì) 稱性在頻域中引入了偶階雜散，而平衡結(jié)構(gòu)可消除偶次分量。此外，由于數(shù)據(jù)傳輸延遲的不對(duì)稱、邏輯翻轉(zhuǎn)的不對(duì)稱等原產(chǎn)生了瞬間毛刺。DAC因,平衡DAC結(jié)構(gòu)有效地消除了毛刺，從而降低了整體雜散能量, 故這種方法被眾多設(shè)計(jì)者所采用。另外，改善DAC內(nèi)部結(jié)構(gòu)，使Z盡量接近于理想特性，也是 今后發(fā)展的方向。目前由于DAC器件內(nèi)部結(jié)構(gòu)不夠完善，有較強(qiáng)的離散性，且 數(shù)學(xué)模型難以建立，定量分析較為困難。采用平衡DAC結(jié)構(gòu)是抑制DAC非線性的重要措施之一。平衡DAC結(jié)構(gòu)對(duì)于DAC的非理想特性，一種有效的電路是 平衡DAC結(jié)構(gòu)。平衡DAC結(jié)構(gòu)主要是基于差分的方法來(lái)消除偶次諧波分量 的，其結(jié)構(gòu)見(jiàn)圖平衡DAC結(jié)構(gòu)能有效的消除毛刺產(chǎn)生的雜散成 分，由前面的分析，我們知道毛刺產(chǎn)生的