基于ARM9的智能_能譜儀器硬件平臺的設(shè)計(jì)

1、第28卷 第3期核電子學(xué)與探測技術(shù)2008年 5月Nuclear Electr onics &Detection T echnolo gyM a y. 2008基于ARM9的智能 能譜儀器硬件平臺的設(shè)計(jì)洪天祺,方 方(成都理工大學(xué)應(yīng)用核技術(shù)與自動(dòng)化工程學(xué)院,四川成都610059摘要:在分析當(dāng)前流行的嵌入式硬件平臺的基礎(chǔ)上,結(jié)合三星S3C2410A 處理器的高性能、低功耗,設(shè)計(jì)了智能 能譜儀器的硬件平臺,并著重分析了硬件平臺的存儲(chǔ)器、L CD 、鍵盤控制器的電路設(shè)計(jì),為智能 能譜儀器硬件平臺提供了新的解決方案。關(guān)鍵詞:A RM 9,S3C2410A , 能譜儀中圖分類號: T L81 文獻(xiàn)標(biāo)識碼

2、: A 文章編號: 0258 0934(200803 0650 04收稿日期:2006 07 08基金項(xiàng)目:四川省高新技術(shù)成果轉(zhuǎn)化重點(diǎn)實(shí)施項(xiàng)目。作者簡介:洪天祺(1980.6-,男,漢族,四川省人,碩士研究生,研究方向:輻射防護(hù)傳統(tǒng)的智能 能譜儀器硬件平臺多選用單片機(jī)作為系統(tǒng)的控制核心,嵌入式 能譜儀器軟件系統(tǒng)功能簡潔,系統(tǒng)的軟硬件集成化不高、開發(fā)周期長、限制了儀器的智能化發(fā)展。ARM 9微處理器與之相比在滿足便攜式設(shè)備體積小、低功耗、低成本的需求下,還具有以下特點(diǎn):采用5級整數(shù)流水線,指令執(zhí)行效率高;提供1.1M IPS/M H z 的哈佛結(jié)構(gòu);支持32位ARM 指令集和16位Thumb 指

3、令集;支持32位的高速AM BA 總線接口;全性能的MM U (M em eor y M anag em ent U nit 內(nèi)存管理單元,支持Linux 、Window s CE 和Palm OS 等嵌入式操作系統(tǒng)。將ARM9微處理器引入 能譜儀器的研制,更好地滿足了智能 能譜儀器的便攜性和智能化的需求。因此本系統(tǒng)采用三星電子公司的S3C2410A 嵌入式處理器作為系統(tǒng)的控制核心。1 S 3C 2410A 及片內(nèi)外圍簡介S3C2410A 基于ARM 920T 內(nèi)核的16/32位RISC 嵌入式處理器,主要面向手持式設(shè)備、智能儀器以及高性價(jià)比、低功耗設(shè)備的應(yīng)用。S3C2410A 處理器的運(yùn)行頻

4、率可達(dá)203MH z,這個(gè)頻率可以使處理器輕松運(yùn)行于Window s CE 、嵌入式Linux 等操作系統(tǒng)以及進(jìn)行較為復(fù)雜的信息處理。獨(dú)立的16kB 指令和16kB 數(shù)據(jù)的緩存(Cache,用于虛擬內(nèi)存管理的M MU 單元,LCD 控制器(ST N&TFT ,非線性(NAN DFLA SH 的引導(dǎo)單元,系統(tǒng)管理器(包括片選邏輯控制和SDRAM 控制器,3個(gè)通道的異步串口(UART,輸入輸出端口,實(shí)時(shí)時(shí)鐘單元(RTC ,帶有觸摸屏接口的8個(gè)通道的10 bit ADC,IIC 總線接口,IIS 總線接口,U SB 的主機(jī)(host單元,USB 的設(shè)備(Device接口,2個(gè)通道的SPI 接口和鎖相

5、環(huán)(PLL時(shí)鐘發(fā)生單元2。豐富的片內(nèi)外圍接口能充分滿足液晶顯示、鍵盤接口、閾壓控制、數(shù)據(jù)通訊等一系列 能譜儀器硬件接口需求。2 系統(tǒng)硬件設(shè)計(jì)系統(tǒng)硬件結(jié)構(gòu)如圖2所示,主要由以下各部分組成:電源電路:輸入5V,經(jīng)過DC DC 變換分別給微處理器提供1.8V 和3.3V 電壓;晶振電路:12MH z 有源晶振經(jīng)過倍頻為系650統(tǒng)提供203M H z 的時(shí)鐘頻率;微處理器:S3C2410A,是系統(tǒng)的工作和控制中心; FLASH :可存放嵌入式操作系統(tǒng)、用戶應(yīng)用程序如 能譜處理程序, 能譜數(shù)據(jù);SDRAM :為操作系統(tǒng)和 能譜處理程序的運(yùn)行場所;串口:用于S3C2410A 系統(tǒng)和上位機(jī)短距離雙向串行通信

6、,完成對軟件系統(tǒng)的調(diào)試和將系統(tǒng)引導(dǎo)程序和操作系統(tǒng)及應(yīng)用程序燒寫到NAND FLASH 中存儲(chǔ);USB 接口:系統(tǒng)提供USB 主機(jī)和USB 設(shè)備接口,完成系統(tǒng)之間的數(shù)據(jù)通信。JTA G 接口:通過該接口對系統(tǒng)進(jìn)行調(diào)試、編程等;液晶和觸摸屏接口:Samsung 3.5 真彩TFT 液晶屏;鍵盤接口:通過S3C24210A 的SPI 接口,外接SPI 接口的鍵盤控制芯片ZLG7289實(shí)現(xiàn)3 8矩陣鍵盤輸入。 圖1 硬件結(jié)構(gòu)框圖3 系統(tǒng)主要硬件單元電路設(shè)計(jì)3 1 FLASH 存儲(chǔ)器接口電路系統(tǒng)采用三星電子公司生產(chǎn)的K9F1208作為系統(tǒng)的NAN D FLASH 存儲(chǔ)器,K9F1208單片容量為64M

7、8bit(64M 字節(jié),工作電壓2.7V3.6V,8位數(shù)據(jù)寬度,帶有硬件數(shù)據(jù)保護(hù)功能,支持上電自動(dòng)引導(dǎo)功能,塊擦除時(shí)間2ms,數(shù)據(jù)存儲(chǔ)有效時(shí)間達(dá)十年以上3。FLASH 存儲(chǔ)器在系統(tǒng)中通常用于存放程序代碼,如嵌入式操作系統(tǒng)、啟動(dòng)代碼、用戶應(yīng)用程序、用戶數(shù)據(jù)等,系統(tǒng)上電或復(fù)位后從此獲取指令并開始執(zhí)行,S3C2410A 支持NAND FLASH 和N OR FLASH 兩種啟動(dòng)模式,由于本系統(tǒng)FLASH 存儲(chǔ)器選用的是NAND FLASH 存儲(chǔ)器,因此應(yīng)將S3C2410A 的啟動(dòng)模式設(shè)為NAND FLA SH 啟動(dòng)。圖2是系統(tǒng)NAND FLA SH 與S3C2410A的連接示意圖。圖2 F L AS

8、H 連接示意圖3 2 SDRAM 接口電路與FLASH 存儲(chǔ)器相比較,SDRA (Syn chro nous Dynam ic Rando m Access M emory ,同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器雖然不具有掉電保持?jǐn)?shù)據(jù)特性,但其存取速度大大高于FLASH 存儲(chǔ)器,在系統(tǒng)中主要用作程序運(yùn)行空間。系統(tǒng)中SDRAM 選用H Y57V561620T ,單片存儲(chǔ)容量為4組 4M 16位(32M 字節(jié),工作電壓為單3.3!0.3V,16位數(shù)據(jù)寬度4。根據(jù)系統(tǒng)需要和充分發(fā)揮32位CPU 的數(shù)據(jù)處理能力,本系統(tǒng)選用兩片H Y57V561620T 并聯(lián)構(gòu)建32位SDRAM 存儲(chǔ)器系統(tǒng),共64MB 的SDRAM 空

9、間,可滿足嵌入式操作系統(tǒng)及各種相對復(fù)雜的功能運(yùn)行要求。圖3為兩片H Y57V561620T 并聯(lián)構(gòu)建32位SDRAM 存儲(chǔ)器系統(tǒng)框圖,其中一片為高16位,另一片為低16位,可將兩片并聯(lián)構(gòu)建32位SDRAM 存儲(chǔ)器系統(tǒng)作為一個(gè)整體配置到SDRAM Bank0Bank3的任一位置,本系統(tǒng)配置到SDRAM Bank0,即將S3C2410A 的nGCS6接至兩片H Y57V561620T 的nCS 端。兩片H Y57V561620T 的芯片時(shí)鐘輸入端CLK 接S3C2410A 的SCLK0端;兩片H Y57V 561620T 的時(shí)鐘使能CKE 端接S3C2410A 的CKE 端;兩片H Y57V561

10、620T 的行地址鎖存nRAS 、列地址鎖存nCAS 、寫使能端nWE 分別接S3C2410A 的nSDRA S 端、nSDCAS 端、nS DWE 端;兩片H Y57V561620T 的地址總線A2A14接S3C2410A 的地址總線A0A12;兩片H Y57V561620T 的組地址選擇BA0、BA1接S3C2410A 的地址總線A24A25;高16位片的數(shù)據(jù)總線DQ0DQ15接S3C2410A 的數(shù)據(jù)總線的高16位DAT A16DAT A31,低16位片的DQ0DQ15接S3C2410A 的數(shù)651據(jù)總線的低16位DAT A0DATA15;高16位片的數(shù)據(jù)I/O屏蔽UDQM、LDQM分別

11、接S3C2410A的nWBE3、nWBE2,低16位片的UDQM、LDQM分別接S3C2410A的nWBE1、nWBE0 。圖3 SDRA M連接示意圖3 3 LCD和觸摸屏接口一塊LCD屏顯示圖像,不但需要LCD驅(qū)動(dòng)器,還需要有相應(yīng)的LCD控制器。通常LCD驅(qū)動(dòng)器會(huì)以COF/COG的形式與LCD玻璃基板制做在一起,而LCD控制器則由外部電路來實(shí)現(xiàn)。而S3C2410A內(nèi)部已經(jīng)集成了LCD控制器,因此可以很方便地控制各種類型的LCD屏,例如:STN和TFT屏。系統(tǒng)采用Sam sung3.5 反射型TFT液晶屏LTS350Q1, 320240象素,256k色,White LED背光,自帶四線式觸摸

12、屏,可以直接和S3C2410A的觸摸屏驅(qū)動(dòng)電路連接,觸摸位置直接用CPU內(nèi)置的ADC電路采樣而得5。LTS350Q1與S3 C2410A的接口如圖4所示。3 4 鍵盤和SPI(Serial Periphieral Interface,串行外設(shè)接口接口S3C2410A帶有2個(gè)通道的SPI接口,每個(gè)SPI接口由四個(gè)引腳:SPIM OSI,SPIM ISO, SPICLK,nSS。SPI支持RC32332與外部設(shè)備(E2ROM etc.全雙工模式的,同步串行數(shù)據(jù)傳輸。S3C2410A通過SPIM OSI1 發(fā)送數(shù)據(jù)圖4 L CD連接示意圖給鍵盤控制芯片ZLG7289,ZLG7289通過M ISO發(fā)送

13、數(shù)據(jù)給S3C2410A,兩個(gè)方向的傳輸可以同時(shí)同步進(jìn)行。系統(tǒng)采用SPI接口的鍵盤顯示控制芯片ZLG7289與S3C2410A的SPI 接口連接,ZLG7289掃描的行線R2:0和列線C7:0構(gòu)成的矩陣鍵盤,同時(shí)在芯片內(nèi)部可自動(dòng)完成掃描、譯碼、去抖動(dòng)處理等任務(wù)。當(dāng)ZLG7289檢測到有效按鍵時(shí),按鍵有效指示KEY#引腳將從低電平變?yōu)楦唠娖?并保持到按鍵代碼被讀取為止。利用按鍵有效指示KEY#與S3C2410A的外部中斷EINT1相連,可完成具有中斷的按鍵監(jiān)控功能,從而提高CPU的工作效率,減少按鍵響應(yīng)時(shí)間。SPI鍵盤與S3C2410A的接口如圖5 所示。圖5 SPI鍵盤連接示意圖4 結(jié)束語采用基

14、于ARM920T內(nèi)核的S3C2410A處理器作為便攜式 能譜儀器硬件平臺的控制核心,不僅滿足便攜式設(shè)備體積小、低功耗、低成本的需求,而且顯著提高系統(tǒng)性能集成度,使便攜式 能譜儀器系統(tǒng)功能更加豐富。參考文獻(xiàn):1方方.野外地面伽瑪射線全譜測量研究D,成都2U m_s3c2410a_manual_r10.pdf SA M SU N G Electr onics CO.L T D.3K9F1208U0M Y IB0.pdf SAM SU N G Electr onicsCO.L T D.6524HY57V561620BT H.pdf H ynix Semico nducto rInc.5LT S350

15、Q1.pdf SAM SU NG Electro nics CO.L T D.6ZLG7290.pdf廣州周立功單片機(jī)發(fā)展有限公司.Design of Embedded Hardware Platformin Intelligent spectrometry Instrument Based on ARM9H ONG T ian qi,FANG Fang(Cheng du U niver sity of T echno lo gy,Cheng du of Sichuan P ro v.610059,ChinaAbstract:T his paper described the design o

16、f embedded hardware plat form based on ARM9S3C2410A, emphases are focused on analyzing t he methods of design the circuits of memory、L CD and keyboard port s.It presented a new solut ion of hardware plat form in int elligent portable inst rument for measure ment.Key words:A RM9,S3C2410A, spect romet

17、 ry instrument(上接第589頁,Co ntinued f rom page5893 結(jié)束語在FPGA芯片內(nèi)部集成的多個(gè)硬件乘法器,可以實(shí)現(xiàn)需要多個(gè)傳統(tǒng)DSP芯片協(xié)同工作才能實(shí)現(xiàn)的并行處理,降低了實(shí)現(xiàn)并行處理的復(fù)雜度。同時(shí),在FPGA內(nèi)部進(jìn)行基于硬件乘法器的DSP核設(shè)計(jì),可以根據(jù)具體情況在硬件層對算法進(jìn)行優(yōu)化,提高系統(tǒng)的性能。本系統(tǒng)充分利用了FPGA芯片的優(yōu)越性能,完成了低雜波相位反饋控制系統(tǒng)相位的快速計(jì)算。參考文獻(xiàn):1徐輝.EA ST低雜波相位反饋控制系統(tǒng)研究D,中國科學(xué)院合肥物質(zhì)科學(xué)研究院碩士研究生畢業(yè)論文,2007.2L F 2.7G Hz RF/IF Gain and Ph

18、ase DetectorAD8302,datasheet,A nalo g Dev ices,Inc.,2002.點(diǎn)DSP實(shí)現(xiàn)J,微計(jì)算機(jī)信息,2007(08.4Cy clo ne II Device Handbo ok,Altera Co rpor atio n,2007.5潘松,黃繼業(yè),王國棟,編著.現(xiàn)代DSP技術(shù)M,西安:西安電子科技大學(xué)出版社,2003.The Phase Detection and C alculation forLow Hybrid Wave Phase Feedback Control SystemLIU Qiang1,LIANG H ao1,SH AN Jia fang2,ZH OU Yong zhao1(1 Dept.of M oder n Physics,U ST C,Hefei,A nhui,230026;2 Institute