電子創(chuàng)新設(shè)計(jì) HBD3碼

1、題目_班級(jí)_學(xué)號(hào)_姓名_指導(dǎo)_時(shí)間_ 目 錄摘 要2第一章 系統(tǒng)設(shè)計(jì)4第一節(jié) 課題目標(biāo)及總體方案4第二節(jié) HDB3碼簡(jiǎn)介52.1 數(shù)字基帶信號(hào)52.2 NRZ，AMI，HDB3碼之間的對(duì)應(yīng)關(guān)系5 2.3 HDB3碼的編碼規(guī)則6第三節(jié) Quartus 簡(jiǎn)介7 第二章 軟件模塊設(shè)計(jì)8 第一節(jié) 插“V”模塊的實(shí)現(xiàn)9 第二節(jié) 插“B”模塊的實(shí)現(xiàn)10 第三節(jié) 單雙極性變換模塊的實(shí)現(xiàn)11第三章 實(shí)驗(yàn)結(jié)果及討論12心得體會(huì)13參考文獻(xiàn)14附 錄15 一、 Altera CPLD MAXII240 功能框圖15 二、 實(shí)驗(yàn)源程序及注釋15 摘 要 現(xiàn)代通信在技術(shù)一般的數(shù)字通信系統(tǒng)中首先將消息變?yōu)閿?shù)字基帶信號(hào)，

2、稱為信源編碼，經(jīng)過(guò)調(diào)制后進(jìn)行傳輸，在接收端先進(jìn)行解調(diào)恢復(fù)為基帶信號(hào)，再進(jìn)行解碼轉(zhuǎn)換為消息。在實(shí)際的基帶傳輸系統(tǒng)中，并不是所有電波均能在信道中傳輸，因此有基帶信號(hào)的選擇問(wèn)題，因此對(duì)碼型的設(shè)計(jì)和選擇需要符合一定的原則。HDB3（High Density Binary3）碼是AMI碼的一種改進(jìn)型。HDB3碼保持了AMI碼的優(yōu)點(diǎn)，克服了AMI碼在遇到連“0”長(zhǎng)時(shí)難以提取定時(shí)信息的困難，因而獲得廣泛應(yīng)用。CCITT已建議把HDB3碼作為PCM終端設(shè)備一次群到三次群的接口碼型。我本次畢業(yè)設(shè)計(jì)的主要內(nèi)容就是基于Verilog HDL語(yǔ)言的HDB3編碼器的設(shè)計(jì)，它所要達(dá)到的要求就是能從軟件方面來(lái)實(shí)現(xiàn)HDB3編

3、碼器的基本功能，并能協(xié)調(diào)整個(gè)設(shè)計(jì)，使之達(dá)到預(yù)想的要求。設(shè)計(jì)的核心部分是：在Quartus 的軟件平臺(tái)上，用Verilog HDL語(yǔ)言來(lái)完成HDB3編碼器的各個(gè)模塊的設(shè)計(jì)并將它們合為一個(gè)整體的系統(tǒng)。設(shè)計(jì)中所用到的知識(shí)主要是：對(duì)HDB3碼型基本原理和特性的認(rèn)識(shí)、對(duì)Quartus 軟件的熟練操作、對(duì)Verilog HDL的掌握和應(yīng)用，這些知識(shí)都是進(jìn)行電子設(shè)計(jì)的基本知識(shí)和能力，只有基礎(chǔ)知識(shí)和能力扎實(shí)了，才能更好的進(jìn)行更高層次的電子設(shè)計(jì)，所以這個(gè)設(shè)計(jì)也是對(duì)電子設(shè)計(jì)基本能力的很好的鍛練。 第一章 系統(tǒng)設(shè)計(jì)第1節(jié) 課題目標(biāo)及總體方案數(shù)字基帶信號(hào)的傳輸是數(shù)字通信系統(tǒng)的重要組成部分。在數(shù)字通信中，有些場(chǎng)合可不經(jīng)

4、過(guò)載波調(diào)制和解調(diào)過(guò)程，而對(duì)基帶信號(hào)進(jìn)行直接傳輸。采用AMI碼的信號(hào)交替反轉(zhuǎn)，有可能出現(xiàn)四連零現(xiàn)象，這不利于接收端的定時(shí)信號(hào)提取。而HDB3碼因其無(wú)直流成份、低頻成份少和連0個(gè)數(shù)最多不超過(guò)三個(gè)等特點(diǎn)，而對(duì)定時(shí)信號(hào)的恢復(fù)十分有利。針對(duì)數(shù)字基帶傳輸系統(tǒng)中HDB3信號(hào)的特點(diǎn)，采用基于CPLDFPGA的Verilog HDL語(yǔ)言，在Quartus的環(huán)境中，實(shí)現(xiàn)HDB3數(shù)字基帶信號(hào)的編碼器設(shè)計(jì)?？傮w設(shè)計(jì)流程圖如下：回顧VerilogHDL語(yǔ)言設(shè)計(jì)分析HDB3碼編碼器功能確定設(shè)計(jì)方案仿真不通過(guò)應(yīng)用VHDL進(jìn)行編程對(duì)系統(tǒng)仿真測(cè)試、選擇合適芯片并定義管腳系統(tǒng)功能的硬件測(cè)試調(diào)試達(dá)到要求、完成設(shè)計(jì)第2節(jié) HDB3碼

5、簡(jiǎn)介2.1 數(shù)字基帶信號(hào)數(shù)字基帶信號(hào)的傳輸是數(shù)字通信系統(tǒng)的重要組成部分之一。在數(shù)字通信中，有些場(chǎng)合可不經(jīng)過(guò)載波調(diào)制和解調(diào)過(guò)程，而對(duì)基帶信號(hào)進(jìn)行直接傳輸。為使基帶信號(hào)能適合在基帶信道中傳輸，通常要經(jīng)過(guò)基帶信號(hào)變化，這種變化過(guò)程事實(shí)上就是編碼過(guò)程。于是，出現(xiàn)了各種各樣常用碼型。不同碼型有不同的特點(diǎn)和不同的用途。作為傳輸用的基帶信號(hào)歸納起來(lái)有如下要求：1 希望將原始信息符號(hào)編制成適合與傳輸用的碼型；2 對(duì)所選碼型的電波形，希望它適宜在信道中傳輸?？蛇M(jìn)行基帶傳輸?shù)拇a型較多。1、 AMI碼AMI碼稱為傳號(hào)交替反轉(zhuǎn)碼。其編碼規(guī)則為代碼中的0仍為傳輸碼0，而把代碼中1交替地變化為傳輸碼的+1-1+1-1，、

6、。 舉例如下。消息代碼：0 1 1 1 0 0 1 0 、AMI 碼：0 +1 -1 +1 0 0 -1 0 、或 0 -1 +1 -1 0 0 +1 0 、AMI碼的特點(diǎn)：（1） 無(wú)直流成分且低頻成分很小，因而在信道傳輸中不易造成信號(hào)失真。（2） 編碼電路簡(jiǎn)單，便于觀察誤碼狀況。（3） 由于它可能出現(xiàn)長(zhǎng)的連0串，因而不利于接受端的定時(shí)信號(hào)的提取。2、 HDB3碼 這種碼型在數(shù)字通信中用得很多，HDB3碼是AMI碼的改進(jìn)型，稱為三階高密度雙極性碼。它克服了AMI碼的長(zhǎng)連0傳現(xiàn)象。2.2 NRZ，AMI，HDB3碼之間的對(duì)應(yīng)關(guān)系假設(shè)信息碼為0000 0110 0001 0000，對(duì)應(yīng)的NRZ碼、

7、AMI碼，HDB3碼如下圖所示。 2.3 HDB3碼的編碼規(guī)則 HDB3碼的編碼規(guī)則：（1） 將消息代碼變換成AMI碼；（2） 檢查AMI碼中的連0情況，當(dāng)無(wú)4個(gè)以上的連0傳時(shí)，則保持AMI的形式不變；若出現(xiàn)4個(gè)或4個(gè)以上連0時(shí)，則將1后的第4個(gè)0變?yōu)榕c前一非0符號(hào)（+1或-1）同極性的符號(hào)，用V表示（+1記為+V，-1記為-V（3） 檢查相鄰V符號(hào)間的非0符號(hào)的個(gè)數(shù)是否為偶數(shù)，若為偶數(shù)，則再將當(dāng)前的V符號(hào)的前一非0符號(hào)后的第1個(gè)0變?yōu)?B或-B符號(hào)，且B的極性與前一非0符號(hào)的極性相反，并使后面的非0符號(hào)從V符號(hào)開(kāi)始再交替變化。舉例如下：代碼 1 0 1 0 1 1 0 0 0 0 0 1 1

8、 0 0 0 0 1 HDB3碼 +1 0 -1 0 +1 -1 0 0 0 -1 0 +1 -1 +1 0 0 +1 -1V、B -V +B +VHDB3碼的特點(diǎn)如下：（1） 基帶信號(hào)無(wú)直流成分，且只有很小的低頻成分；（2） 連0串符號(hào)最多只有3個(gè)，利于定時(shí)信息的提??；（3） 不受信源統(tǒng)計(jì)特性的影響。第3節(jié) Quartus 簡(jiǎn)介 Quartus II 是Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)

9、輸入到硬件配置的完整PLD設(shè)計(jì)流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。 此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種D

10、SP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。 Maxplus II 作為Altera的上一代PLD設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對(duì)Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程，并且繼承了Maxplus II 友好的圖形

11、界面及簡(jiǎn)便的使用方法。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 第2章 軟件模塊設(shè)計(jì)HDB3碼編碼器模型如圖所示：HDB3碼代碼輸入輸輸入 插“V”插“B”單/雙極性變換整個(gè)HDB3編碼器主要包含3個(gè)功能部分：插“V”、插“B”和單極性碼轉(zhuǎn)變成雙極性碼。各部分之間采用同步時(shí)鐘作用，并且?guī)в幸粋€(gè)異步的復(fù)位（清零）端口。下面將詳細(xì)介紹各個(gè)部分的設(shè)計(jì)流程。除以上3個(gè)編碼功能模塊外，還有頂層主函數(shù)模塊（包含分頻）及信號(hào)產(chǎn)生模塊（本程序選用m序列），在此不再贅述，詳見(jiàn)附錄源程序。第1節(jié) 插“V”模塊的實(shí)現(xiàn)

12、 插“V”模塊的功能實(shí)際上就是對(duì)消息代碼里的四連0串的檢測(cè)即當(dāng)出現(xiàn)四個(gè)連0串的時(shí)候，把第四個(gè)“0”變換成為符號(hào)“V”（“V”可以是邏輯“1”高電平），而在其他情況下，則保持消息代碼的原樣輸出。同時(shí)為了減少后面工作的麻煩，在進(jìn)行插“V”時(shí)，用“11”標(biāo)識(shí)它，“1”用“01”標(biāo)識(shí)，“0”用“00”標(biāo)識(shí)。插“V”符號(hào)的設(shè)計(jì)思想很簡(jiǎn)單：首先判斷輸入的代碼是什么（用一個(gè)條件語(yǔ)句判斷），如果輸入的是“0”碼，則接著判斷這是第幾個(gè)“0”碼，則把這一位碼元變換成為“V”碼。在其他條件下，讓原代碼照常輸出。第2節(jié) 插“B”模塊的實(shí)現(xiàn) 插“B”模塊的功能是保證附加“V”符號(hào)后的序列不破壞“極性交替反轉(zhuǎn)”造成的無(wú)直

13、流特性，即當(dāng)相鄰“V”符號(hào)之間有偶數(shù)個(gè)非0符號(hào)的時(shí)候，把后一小段的第1個(gè)“0”變換成一個(gè)非破壞符號(hào)“B”符號(hào)。第3節(jié) 單雙極性變換模塊的實(shí)現(xiàn)根據(jù)HDB3的編碼規(guī)則，我們可以知道，“V”的極性是正負(fù)交替的，余下的“1”和“B”看成一體且是正負(fù)交替的，同時(shí)滿足“V”的極性與前面的非零碼極性一致。由此我們可以將其分別進(jìn)行極性變換來(lái)實(shí)現(xiàn)。從前面的程序知道，“V”、“B”、“1”已經(jīng)分別用雙相碼“11”、“10”、“01”標(biāo)識(shí)，“0”用“00”標(biāo)識(shí)，所以通過(guò)以下的程序可以很容易實(shí)現(xiàn)。如下圖為實(shí)現(xiàn)極性變換功能的流程圖。“01”：標(biāo)識(shí)為+1；“11”：標(biāo)識(shí)為-1；“B”符號(hào)的極性與前一非零符號(hào)相反，“V”極

14、性符號(hào)與前一非零符號(hào)一致。因此將“V”單獨(dú)拿出來(lái)進(jìn)行極性變換（由前面已知“V”已經(jīng)由“11”標(biāo)識(shí)，所以很好與其他的代碼區(qū)別），余下的“1”和“B”看成一體進(jìn)行正負(fù)交替，這樣就完成了HDB3的編碼。第3章 實(shí)驗(yàn)結(jié)果及討論經(jīng)過(guò)多次的排查和修改，以及總結(jié)，使用編譯器編譯，編譯器提示編譯文件正確，再下載到EPM240T100C5芯片中進(jìn)行調(diào)試，示波器顯示波形與仿真波形一致，達(dá)到了本次課設(shè)設(shè)計(jì)的目標(biāo)。Quartus 軟件仿真波形如下： 輸出為4位，高2位為符號(hào)位（01=+1 11=-1 00=0），低2位為數(shù)值位（00=0 01=1 11=v 10=B） 上圖中code_out是十進(jìn)制顯示，例如“7”，

15、即“0111”，實(shí)則“+V”。心得體會(huì) 一，分頻的時(shí)候分的盡量大一些，我們的是2的8次方分頻，導(dǎo)致的結(jié)果是仿真的時(shí)候需要設(shè)定很大的時(shí)間，也就導(dǎo)致了仿真時(shí)間的加長(zhǎng)。二，此次通信原理系統(tǒng)課程設(shè)計(jì)，讓我受益匪淺。課設(shè)之初，我們認(rèn)真查找、學(xué)習(xí)了關(guān)于HDB3編譯碼和Quartus 軟件的資料和文獻(xiàn)作為課程設(shè)計(jì)的知識(shí)儲(chǔ)備。經(jīng)過(guò)我們的努力，在老師同學(xué)的幫助下，我們順利完成了課程設(shè)計(jì)，也掌握了通信原理系統(tǒng)設(shè)計(jì)的基本方法，達(dá)到了預(yù)期的目的。本次課程設(shè)計(jì)是為了培養(yǎng)我們的動(dòng)手能力，學(xué)好通信原理，光滿足于課本是不夠的。正所謂“紙上得來(lái)終覺(jué)淺，絕知此事要躬行”，實(shí)踐才能出真知。我體會(huì)到成功就是在不斷摸索著前進(jìn)中實(shí)現(xiàn)的，遇到問(wèn)題我們不能灰心、煩躁，甚至放棄，而要靜下心來(lái)仔細(xì)思考，分部檢查，找出最終的原因進(jìn)行改正，這樣才會(huì)有進(jìn)步，才會(huì)一步步向自己的目標(biāo)靠近，才會(huì)取得自己所要追求的成功。另外，我還要感謝老師的悉心輔導(dǎo)和同學(xué)的幫助，我學(xué)到了很多東西，感受頗深。有什么不懂不明白的地方要及時(shí)請(qǐng)教或上網(wǎng)查詢，只要認(rèn)真鉆研，動(dòng)腦思考，動(dòng)手實(shí)踐，就沒(méi)有弄不懂的知識(shí)，