數(shù)字電路知識點匯總(精華版)

1、數(shù)字電路知識點匯總(東南大學(xué))第1章數(shù)字邏輯概論一、進位計數(shù)制1十進制與二進制數(shù)的轉(zhuǎn)換2二進制數(shù)與十進制數(shù)的轉(zhuǎn)換3. 二進制數(shù)與16進制數(shù)的轉(zhuǎn)換二、根本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法，歸納起來有：真值表，函數(shù)表達式，卡諾 圖，邏輯圖及波形圖等幾種。一、邏輯代數(shù)的根本公式和常用公式1) 常量與變量的關(guān)系A(chǔ) +0=A與A 1 AA +1 = 1 與 A 0 0A A = 1 與 A A = 02) 與普通代數(shù)相運算規(guī)律a. 交換律：A + B = B +AA B B Ab. 結(jié)合律：(A + B) + C = A + (B + C)(A B) C A (B C)C.分配律：A (B C

2、) = A B A CA B C (A B)()A C)3) 邏輯函數(shù)的特殊規(guī)律a.同一律：A + A + Ab.摩根定律：A B A B , AB A Bb.關(guān)于否認(rèn)的性質(zhì)人=A二、邏輯函數(shù)的根本規(guī)那么代入規(guī)那么在任何一個邏輯等式中，如果將等式兩邊同時出現(xiàn)某一變量A的地 方，都用一個函數(shù)L表示，那么等式仍然成立，這個規(guī)那么稱為代入規(guī)那么 例如：A BC ABC可令L= B C那么上式變成A L A L = A L A B C三、邏輯函數(shù)的：一一公式化簡法公式化簡法就是利用邏輯函數(shù)的根本公式和常用公式化簡邏輯函數(shù)，通常，我們將邏輯函數(shù)化簡為最簡的與一或表達式1) 合并項法：利用A + A A

3、1或A B A B A,將二項合并為一項，合并時可消去 一個變量例如：L= ABC ABC AB(C C) AB2) 吸收法利用公式A A B A，消去多余的積項，根據(jù)代入規(guī)那么 A B可以是 任何一個復(fù)雜的邏輯式例如化簡函數(shù)1= AB AD BE解：先用摩根定理展開：AB = A B 再用吸收法L= AB AD BE=(A AD) (B BE)=A(1 AD) B(1 BE)=A B3) 消去法利用A AB A B消去多余的因子例如，化簡函數(shù)L= AB AB ABE ABC解：L= AB AB ABE ABC=(ABABE)(ABABC)=A(BBE)A(BBC)=A(BC)(BB)A(B

4、B)(B C)A(BC)A(BC)ABACABACABaBC4配項法利用公式A B A C BCABAC將某一項乘以A A，即乘以1,然后將其折成幾項，再與其它項合并。例如：化簡函數(shù)1= AB BC BC Ab解：L = AB BC BC AB=A B B C (A A)BC AB(C C)=A B B C ABC ABC ABC ABC=(A B ABC) (B C ABC) (ABC ABC)=A B BC AC2應(yīng)用舉例將以下函數(shù)化簡成最簡的與-或表達式1)L= ABBDDCEDA2)L=ABBCAC3)L=ABACBC ABCD解:1)L= ABBDDCE DA=ABD(BA) DCE

5、=ABDBADCE=ABDABDCE= (ABD)(AB AB) DCE=ABD DCE=ABD2)L= ABBC AC=AB(CC)BCAC=ABCABCBCAC=AC(1B)BC(1A)=ACBC3) L= AB AC BCABCD=AB AC BC(A A) ABCD=AB AC ABC ABC ABCD=(AB ABC ABCD) (AC ABC)=AB(1 C CD) AC(1 B)=AB AC四、邏輯函數(shù)的化簡一卡諾圖化簡法：卡諾圖是由真值表轉(zhuǎn)換而來的，在變量卡諾圖中，變量的取值順 序是按循環(huán)碼進行排列的，在與一或表達式的根底上，畫卡諾圖的步 驟是：1畫出給定邏輯函數(shù)的卡諾圖，假設(shè)

6、給定函數(shù)有 n個變量，表示卡 諾圖矩形小方塊有2n個。2. 在圖中標(biāo)出給定邏輯函數(shù)所包含的全部最小項，并在最小項內(nèi) 填1，剩余小方塊填0.用卡諾圖化簡邏輯函數(shù)的根本步驟：1畫出給定邏輯函數(shù)的卡諾圖2合并邏輯函數(shù)的最小項3. 選擇乘積項，寫出最簡與一或表達式選擇乘積項的原那么： 它們在卡諾圖的位置必須包括函數(shù)的所有最小項 選擇的乘積項總數(shù)應(yīng)該最少.I(1二七1BCA 一0001111001 每個乘積項所包含的因子也應(yīng)該是最少的例1用卡諾圖化簡函數(shù)L= ABC ABC ABC ABC解：1.畫出給定的卡諾圖11111111ab001001111000 01 11例 2.用卡諾圖化簡1= F(ABC

7、D) BCD BC ACD ABC解：1.畫出給定4變量函數(shù)的卡諾圖2. 選擇乘積項設(shè)到最簡與一或表達式1= BC ABD ABC例3用卡諾圖化簡邏輯函數(shù)m0m11''m31m2m41m5t.m71m6m12m 131m 15mm8m9m 11m1q -AB0001111000 01 11 10L= m(1,3,4,5,7,10,12,14)解：1畫出4變量卡諾圖2.選擇乘積項，設(shè)到最簡與一或表達式L= AD BCD ACD第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的根底，本章著重理解TTL和CMOS兩類集成電路的外部特性：輸出與輸入的邏輯關(guān)系，電壓傳輸VoAB32一C1-V

8、nlI11D-E0.：0.51 0*11.58 -22*5|31.8 J#Vil Voff von-VnhVi特性。1. TTL與CMOS的電壓傳輸特性開門電平Von 保證輸出為額定低電平時所允許的最小輸入高電平值在標(biāo)準(zhǔn)輸入邏輯時，Von = 1.8V關(guān)門Voff 保證輸出額定咼電平90%的情況下，允許的最大輸入低電平值，在標(biāo)準(zhǔn)輸入邏輯時，Voff = 0.8VVil 為邏輯0的輸入電壓典型值Vil = 0.3VVih 為邏輯1的輸入電壓典型值Vih = 3.0VVoh 為邏輯1的輸出電壓典型值Voh = 3.5VVol 為邏輯0的輸出電壓典型值Vol = 0.3 V對于 TTL ：這些臨界值

9、為 VOH min 2.4V ， VOLmax 0.4VVIH min 2.0V ,VIL max 0.8V低電平噪聲容限： VNL VoFF VIL高電平噪聲容限： VNH VIH VoN例：74 LS 00 的 Voh 伽2.5VVol出最小0.4VVIHmin 2.0VVIL max 0.7V它的咼電平噪聲容限Vnh Vih Von = 3 1.8= 1.2 V它的低電平噪聲容限vnl Voff Vil = 0.8 0.3 = 0.5V2. TTL與COMS關(guān)于邏輯0和邏輯1的接法74HC 00為CMOS與非門采用+5 V電源供電，輸入端在下面四種接 法下都屬于邏輯 0 輸入端接地 輸入

10、端低于1.5V的電源 輸入端接同類與非門的輸出電壓低于0.1V 輸入端接 10K 電阻到地74LS00為TTL與非門，采用+5V電源供電，采用以下4種接法都屬 于邏輯 1 輸入端懸空 輸入端接高于2 V電壓 輸入端接同類與非門的輸出咼電平3.6V 輸入端接 10K 電阻到地 第 4 章 組合邏輯電路一、組合邏輯電路的設(shè)計方法 根據(jù)實際需要，設(shè)計組合邏輯電路根本步驟如下：1. 邏輯抽象 分析設(shè)計要求，確定輸入、輸出信號及其因果關(guān)系 設(shè)定變量，即用英文字母表示輸入、輸出信號 狀態(tài)賦值，即用0和1表示信號的相關(guān)狀態(tài) 列真值表， 根據(jù)因果關(guān)系， 將變量的各種取值和相應(yīng)的函數(shù)值用 一張表格一一列舉，變量

11、的取值順序按二進制數(shù)遞增排列。2. 化簡 輸入變量少時，用卡諾圖 輸入變量多時，用公式法3. 寫出邏輯表達式，畫出邏輯圖 變換最簡與或表達式，得到所需的最簡式 根據(jù)最簡式，畫出邏輯圖例，設(shè)計一個 8421BCD 檢碼電路，要求當(dāng)輸入量 ABCD<3 或>7 時， 電路輸出為高電平，試用最少的與非門實現(xiàn)該電路。 解： 1 .邏輯抽象 分由題意，輸入信號是四位8421ECD碼為十進制，輸出為高、低電平； 設(shè)輸入變量為DCBA，輸出變量為L; 狀態(tài)賦值及列真值表由題意，輸入變量的狀態(tài)賦值及真值表如下表所示ABCDL0000100011001010011001000010100110001

12、11010001100111010X1011X1100X1101X1110X1111XCDAB 0001111000011111010000XX11XL2化簡由于變量個數(shù)較少，幫用卡諾圖化簡3.寫出表達式經(jīng)化簡，得到L A BD ABC4畫出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù) 74LS151的邏輯圖如右圖圖中,E為輸入使能端，低電平有效S2S1S0為地址輸入端，D0 Dy為數(shù)據(jù)選擇輸入端，丫、Y互非的輸出端，其菜單如下表丫 = D0S23S0D1 S2 S1S0D2S2S1S0.D7S2S.|S0Yi =i 0miDi其中mi為S2S1S0的最小項Di為數(shù)據(jù)輸入當(dāng)Di = 1時，與其對應(yīng)的最

13、小項在表達式中出現(xiàn)當(dāng)Di = 0時，與其對應(yīng)的最小項那么不會出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實現(xiàn)組合邏輯 函數(shù)。利用入選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)L ABC ABC AB 解：1將函數(shù)變換成最小項表達式L= ABCABCAB=ABCABCAB(CC)=ABCABCABCABC2)將LABCABCABC ABC 轉(zhuǎn)換成74LS151對應(yīng)的輸出形7式 Yj 二mi Dii 0在表達式的第1項ABC中A為反變量，E、C為原變量，故ABC=011 m3在表達式的第2項=101 m5同理ABC=111ABC=110這樣L =ABC,中A、C為反變量，為B原變量，故ABC74L

14、S151ED0D1D2D3D4D5D6D7m7S2 S；1 So1ABC將 74LS151 中 m d3、D5、D6、D7 取 1即 D3 D5 D6 D7 = 1D。、D1、D2、D4取 0, 即卩 D。D1D2d4 = 0由此畫出實現(xiàn)函數(shù)L= ABC ABC ABC ABC的邏輯圖如以下圖示。第5章鎖存器和觸發(fā)器一、觸發(fā)器分類：根本R-S觸發(fā)器、同步RS觸發(fā)器、同步D觸發(fā)器、 主從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器上升沿觸發(fā)器D觸 發(fā)器、JK觸發(fā)器、下降沿觸發(fā)器D觸發(fā)器、JK觸發(fā)器二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、 狀態(tài)圖及時序圖

15、。對于第5章 表示邏輯功能常用方法有特性表，特性方程及時序圖對于第6章 上述5種方法其本用到。三、各種觸發(fā)器的邏輯符號、功能及特性方程1根本R-S觸發(fā)器邏輯符號邏輯功能特性方程：SQ假設(shè) R 1,S 0，那么 Qn 10Qn 1 S RQnR.Q假設(shè) R 0,S0，那么 Qn 11R S 0 約束條件假設(shè) R 1,S0 ,那么 Qn 1 Qn假設(shè) R 1,S 1，那么 Q Q = 1 不允許出現(xiàn)S2同步RS觸發(fā)器 CPQn 1 S RQn CP= 1 期間有效假設(shè)R1,S0，那么 Qn 10R S 0約束條件假設(shè)R0,s0,那么 Qn1 1假設(shè)R1,S0，那么 Qn 1 Qn假設(shè)R1,S1，那

16、么 Q Q = 1處于不穩(wěn)定狀態(tài)DD QCPCLR -QCP"IQQR3. 同步D觸發(fā)器特性方程Qn 1 D CP=1期間有效特性方程Qn1 S RQn作用后4. 主從R-S觸發(fā)器R S 0 約束條件邏輯功能假設(shè)R1,S0 ,CP作用后，Qn 10假設(shè)R0,S1,CP作用后,Qn 11假設(shè)R0,S0,CP作用后,Qn1 Qn假設(shè)R1,S1,CP作用后，處于不穩(wěn)定狀態(tài)Note: CP作用后指CP由0變?yōu)?，再由1變?yōu)?時5. 主從JK觸發(fā)器特性方程為：Qn 1 J© KQn CP作用后邏輯功能假設(shè)J 1,K 0 , CP作用后,假設(shè)J 0,K 1 , CP作用后,假設(shè)J 1,

17、K 0 , CP作用后,假設(shè)J 1,K 1 , CP作用后,JCPGKJQK CLR I©Qp石Qn 11Qn 10Qn1Qn保持Qn1 Qn翻轉(zhuǎn)7.邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在 CP產(chǎn)生跳變時刻發(fā)生,邊沿觸發(fā)器分為：上升沿觸發(fā)和下降沿觸發(fā)DD SE，QCP CLR QQQJ J Q Q)試畫出Q及EB =CP= A QnD心CLR Q1邊沿D觸發(fā)器cp上升沿D觸發(fā)器其特性方程Qn 1 D CP上升沿到來時有效 下降沿D觸發(fā)器其特性方程Qn 1 D CP下降沿到來時有效 2邊沿JK觸發(fā)器上升沿JK觸發(fā)器 其特性方程Qn 1 JQn KQn CP上升沿到來時有效下降沿JK

18、觸發(fā)器 其特性方程Qn 1 JQn KQn CP下降沿到來時有效3T觸發(fā)器上升沿T觸發(fā)器其特性方程Qn 1 T QnCP上升沿到來時有效下降沿T觸發(fā)器 其特性方程：Qn1 T Qn CP下降沿到來時有效 例：設(shè)圖A所示電路中，A端的波形如圖E所示, 端波形，設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，其特性方程為Qn 1 D = QnCP下降沿到來時t1 時刻之前Qn 1 , Qn = 0,A= 0CP=B=0 0=0t1時刻到來時Qn 0 , A= 1CP=B=1 0=1 Qn 0 不變t2時刻到來時 A = 0, Qn 0 ,故B=CP=0,當(dāng)CP由1變?yōu)?時，Qn1 刁=

19、0 = 1當(dāng) Qn 1 1,而 A=0 CP=1t3時刻到來時，A=1 , Qn 1 CP=A Qn=0當(dāng) CP= 0 時，Qn 1 刁=0當(dāng) Qn1 0時，由于 A=1，故 CP= A Qn=1圖A人t1 t2 t3 t4圖E假設(shè)電路如圖C所示，設(shè)觸發(fā)器初始狀態(tài)為0, C的波形如圖D所 示,試畫出Q及E端的波形當(dāng)特性方程Qn1 D = & CP下降沿有效t1 時刻之前，A=0,Q=0, CP=B=a Qn 1t1 時刻到來時A= 1， Qn 0 故 CP=B= A Qn 1 0 0當(dāng)CP由1變?yōu)?時，Qn1 & = 1當(dāng)Qn = 1時，由于A=1,故CP= 1 1，Qn不變t

20、2 時刻到來時， A= 0，Qn = 1，故 CP=B= A 1 0此時，CP由1變?yōu)?時，Qn1刁=0當(dāng)Qn = 0時，由于A= 0故CP=0 0=1t3時刻到來時，由于 A=1，而Qn = 0，故CP= A Qn 0當(dāng)CP由1變?yōu)?時,Qn1 Qn = 1當(dāng)0=1時，由于A =1,故CP = B= 1 1 1圖CAQ:CPJ1Jtl t2 t3 t4QB例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號CP、CPAA、E作用下Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0.解：由題意該觸發(fā)器為下降沿觸發(fā)器 JK觸發(fā)器其特性方程Qn 1 JQn KQn CP下降沿到來時有效其中JAB K A由JK觸發(fā)

21、器功能:J=1, K=0CP作用后QJ=0, K=0CP作用后QJ=0, K=0CP作用后QQnJ=1, K=1CP作用后QnQn第6章時序邏輯電路分類一、時序邏輯電路分類時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路，時序邏輯電路通常由組合邏輯電路和存貯電路兩局部組成。二、同步時序電路分析分析步驟：確定電路的組成局部 確定存貯電路的即刻輸入和時序電路的即刻輸出邏輯式 確定電路的次態(tài)方程 列出電路的特性表和驅(qū)動表 由特性表和驅(qū)動表畫出狀態(tài)轉(zhuǎn)換圖 電路特性描述。例：分析如以下圖示同步時序電路的邏輯功能0 &00.西CP FFoFF1解：確定電路的組成局部該電路由2個上升沿觸發(fā)的T觸發(fā)

22、器和兩個與門電路組成的時序電路確定存貯電路的即刻輸入和時序電路的即刻輸出存貯電路的即刻輸入：對于FFo : To A對于 FF! : To AQ0時序電路的即刻輸出：I AQ；Q；n 確定電路的狀態(tài)方程對于 FFi : Q；1 AQ。1 Q； 列出狀態(tài)表和真值表由于電路有2個觸發(fā)器，故可能出現(xiàn)狀態(tài)分別為 00、01、10、11設(shè) s。 Q0Q01 0051 QM 0152 Q1nQ010nQ1nQ0n+H1+Q1 Q0 / zA=0A=1000 0/00y00101/01巧010101y 011少00少153 QW 11 電路狀態(tài)圖為 電路的特性描述由狀態(tài)圖，該電路是一個可控模 4加法計數(shù)器，

23、當(dāng)A=1時，在CP上 升沿到來后電路狀態(tài)值加1, 一旦計數(shù)到11狀態(tài)，丫=1，電路狀態(tài)在 下一個CP上升沿加到00,輸出信號Y下降沿可用于觸發(fā)器進位操作，當(dāng)A=0時停止計數(shù)。例：試分析以下圖示電路的邏輯功能解：確定電路的組成局部該電路由3個上升沿觸發(fā)的D觸發(fā)器組成確定電路的太方程對于FFo :Q011DoQ；CP上升沿到來有效對于FFi :Qin1DiQ0CP上升沿到來有效對于FF2 :Q；1D2QinCP上升沿到來有效 列出狀態(tài)轉(zhuǎn)換真值表nnnQ2QiQon+1n+1n+1Q2Q1 Q00 0 00 0 10 0 10 1 10 1 01 0 10 1 11 1 11 0 00 0 01 0

24、 10 1 01 1 01 0 01 1 11 1 0 由狀態(tài)表轉(zhuǎn)換真值表畫出如以下圖示狀態(tài)圖So、Si、S3、S7、S6、S4這6個狀態(tài)，形成了主循環(huán)電路，S2、S5為無效循環(huán)有效循環(huán)無效循環(huán) 邏輯功能分析由狀態(tài)圖可以看出，此電路正常工作時，每經(jīng)過6個時鐘脈沖作用后， 電路的狀態(tài)循環(huán)一次，因此該電路為六進制計數(shù)器，電路中有2個無 效狀態(tài)，構(gòu)成無效循環(huán)，它們不能自動回到主循環(huán)，故電路沒有自啟 動能力。三、同步時序電路設(shè)計同步時序設(shè)計一般按如下步驟進行：1根據(jù)設(shè)計要求畫出狀態(tài)邏輯圖；2狀態(tài)化簡；3狀態(tài)分配；4選定觸發(fā)器的類型，求輸出方程、狀態(tài)方程和驅(qū)動方程；5根據(jù)方程式畫出邏輯圖；6檢查電路能否

25、自啟動，如不能自啟動，那么應(yīng)采取措施加以解決。 例：用JK觸發(fā)器設(shè)計一同步時序電路，其狀態(tài)如下表所示，分析如 圖示同步時序電路。Q2Qnn+1 Q2n+1Q1 / YA=0A=10001/011/00丄10/000/01011/001/01100/110/1解:由題意，狀態(tài)圖，狀態(tài)表。故進行狀態(tài)分配及求狀態(tài)方程, 輸出方程。由于有效循環(huán)數(shù)N=4，設(shè)觸發(fā)器個數(shù)為K,那么2k > 4得到K=2.應(yīng)選用2個JK觸發(fā)器，將狀態(tài)表列為真值表，求狀態(tài)方程及輸出方 程。AQ；nQ0n+l、_<i i+lQ2y1Y000010001100010110011001100110101000110010

26、111101的卡偌圖：n nQ1Q0A 0001111000010x ,n nY= Q1Q01001nQ；Q1Q0A 001的卡偌圖：01 11 1001001q0+1 二"Qq11001n n、Q1 QoA、000111100010111010n nAQin QoQin 1的卡偌圖:Q； 1 AQ； Q01 AQinQ01 Aq©= (AQ； AQ01)Qin (AQ0 AQ01)Qin=(A Qon) Qin (A Q0l)Q1n將 Qin1 Q01Qin1(A Q0n)Q7 (A Q0)Q：分別寫成JK觸發(fā)器的標(biāo)準(zhǔn)形式:Q；1 J Q7 KQn對于 FFo ：Qo 1

27、 1 Q0 1 Q0得到 Jo=1, Ko=1對于方程 Q；1 1(A Q01) Q7 (A Q01 )Q：得到J1 =A Q0K1 = A Q0畫出邏輯圖，選用上升沿觸發(fā)的JK觸發(fā)器CP1JQo 1JC1aC11K1K1Q1FFoFF1V cc(電源)Rd復(fù)位第八章脈沖波形的變換與產(chǎn)生555定時器及其應(yīng)用1電路結(jié)構(gòu)及工作原理555定時器內(nèi)部由分壓器、 電壓比擬器、RS鎖存器觸發(fā)器和 集電極開路的三極管T等三局部組成, 其內(nèi)部結(jié)構(gòu)及示意圖如圖22a、5| ,VR16!1I| 5K控制電壓VCO閥值輸入VI15K22b22b引腳圖V cc放電閥值 控制電壓所示。GND觸

28、發(fā)輸出復(fù)位L111!彳VR22 jiIi1 .5K觸發(fā)輸入VI2G2Q0G1&0000VO3輸出G3G4Vcc7放電端圖22a 555定時器的電路結(jié)構(gòu)在圖22b中，555定時器是 8引腳芯卡，放電三極管為外接電 路提供放電通路，在使用定時 器時，該三極管集電極第7腳一般要接上拉電阻，Ci為反相比擬器，C2為同相比擬器，比擬器的基準(zhǔn)電壓由 電源電壓Vcc及內(nèi)部電阻分壓比決定，在控制Vco 第5腳2 1懸空時，VR1 Vcc、Vr2 3Vcc ;33如果第5腳外接控制電壓，1 那么Vr Vco、Vr2 Vco，Rd端第4腳是復(fù)位端，只要Rd端加上低電平， 輸出端第3腳立即被置成低電平，不受

29、其它輸入狀態(tài)的影響，因此正常工作 時必須使Rd端接高電平。由圖22a, Gi和G2組成的RS觸發(fā)器具有復(fù)位控制功能，可控制三極管 T 的導(dǎo)通和截止。由圖22a可知，2當(dāng)Vii>VR即Vii>Vcc 時，比擬器Ci輸出Vr 0131當(dāng)Vi2>VR2 即Vi2 3Vcc 時，比擬器C2輸出Vs IRS觸發(fā)器Q = 0G3輸出為高電平，三極管T導(dǎo)通，輸出為低電平V。0 2 i當(dāng) ViiVVRi 即 Vii<Vcc ,Vi2 -Vcc 時，比擬器 Ci 輸出高電平，Vr I，C23 3輸出為低電平VS 0表2 555定時器功能表根本RS觸發(fā)器Q= I, G3輸出為低電平，三極管

30、T截止，同時G4輸出為高電平。2當(dāng)Vii>VRi 即Vii>-Vcc 時，比擬器Ci輸出Vr3i當(dāng)Vi2<VR2 即Vi2-Vcc 時，比擬器C2輸出Vs3Gi、G2 輸出 Q= I，Q i同進T截止，G4輸出為高電平 這樣，就得到了表2所示555功能表。2應(yīng)用1用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器 其連接圖如圖23所示。假設(shè)將其第2腳Vi2，作為觸發(fā)器信號的輸入端，第8腳外接電阻R是第7腳；第7腳與第1腳之間再接一個電容C，那么構(gòu)成了單穩(wěn)態(tài)觸發(fā)器。 其工作原理如下：電源接通瞬間，電路有一個穩(wěn)定的過程，即電源通過 R向C充電，當(dāng)Vc上2升到-Vcc時，Vo為低電平，放電三極管和T導(dǎo)通，電

31、容C放電，電路進入穩(wěn)定3狀態(tài)。Vi觸發(fā)輸入VI2+5V84765553215匸Hvc放C 十十 0.01uFVc2 VccVo:-t圖24工作波形1-Vcc ，觸發(fā)器翻轉(zhuǎn)，電路進入暫穩(wěn)態(tài)，32圖23用555定時器接成的單穩(wěn)態(tài)觸發(fā)器假設(shè)觸發(fā)輸入端施加觸發(fā)信號ViVo輸出為高電平，且放電三極管 T截止，此后電容C充電至Vc -Vcc時，電3路又發(fā)生翻轉(zhuǎn)，Vo為低電平，放電三極管導(dǎo)通，電容 c放電，電路恢復(fù)至穩(wěn)定 狀態(tài)。其工作波形如圖24所示。+5Vtw RCI n3 1.1RCT_'nRi 100K12用555構(gòu)成施密特觸發(fā)器VI 將555定時器的£和匕兩個輸入端連在一起作為信號輸入端，即可得到施密特觸發(fā)器， 如圖25所示，施密特觸發(fā)器能方便地將三角波、 正弦