數(shù)字電路與數(shù)字邏輯[1]課件

1、數(shù)字電路與數(shù)字邏輯1 可編程邏輯器件（PLD）10.1 PLD的基本結(jié)構(gòu)外部數(shù)據(jù)輸入輸入電路與陣列或陣列輸出電路數(shù)據(jù)輸出反饋PLD的總體結(jié)構(gòu)數(shù)字電路與數(shù)字邏輯110.2 PLD的表示方法1）緩沖電路AAA2)與門、或門及連接表示&FA B C1FA B C固定連接編程連接斷開3）多路選擇器00 01 10 11 ABCDFC0 C1數(shù)字電路與數(shù)字邏輯110.3 PLD的分類10.3.1 PLD的集成度分類可編程邏輯器件PLD低密度可編程邏輯器件PLD高密度可編程邏輯器件PLDPROMPLAFPGACPLDGALPAL10.3.2 PLD的制造工藝分類 分為一次性編程的PLD,紫外線可擦

2、除的可編程邏輯器件EPLD和電可擦除的可編程邏輯器件EEPLD數(shù)字電路與數(shù)字邏輯110.4 可編程邏輯陣列PLA1)PLA基本結(jié)構(gòu)1&111F1F2F3輸入電路與陣列或陣列ABC數(shù)字電路與數(shù)字邏輯11&111F1F2A0A1A2例 用PLA器件實(shí)現(xiàn)函數(shù)F1（ A0， A1 ， A2 ）=(3,4,6,7)F2（ A0， A1 ， A2 ）=(0,2,3,4,7)F1（ A0， A1 ， A2 ）=A2A0+A1A0F2（ A0， A1 ， A2 ）=A1A0+A2A1+A1A0數(shù)字電路與數(shù)字邏輯110.5 可編程陣列邏輯PAL1）專用輸出結(jié)構(gòu)1&111O0O1O2輸入電

3、路與陣列固定或陣列I0I1I2數(shù)字電路與數(shù)字邏輯12）可編程輸入/輸出結(jié)構(gòu)具有輸出三態(tài)緩沖器和輸出反饋的特點(diǎn)&11 EN11II/O數(shù)字電路與數(shù)字邏輯13）寄存器輸出結(jié)構(gòu)&11 EN1 1IQ輸出三態(tài)緩沖器和或陣列輸出之間增加了觸發(fā)器組成的寄存器同時(shí)觸發(fā)器的Q端經(jīng)緩沖器反饋到與陣列的輸入端DQQCLOCKOE數(shù)字電路與數(shù)字邏輯1=11 EN1 1IQDQQCLOCKOE4）異或輸出結(jié)構(gòu)&11與寄存器輸出結(jié)構(gòu)類似，只是在或陣列的輸出端增加了異或門數(shù)字電路與數(shù)字邏輯110.6 通用陣列邏輯GAL基本結(jié)構(gòu)與PAL一樣，與陣列可編程，或陣列固定。但其輸出電路比PAL復(fù)雜，功能更

4、強(qiáng)。1）GAL總體結(jié)構(gòu)8個(gè)輸入緩沖器；8個(gè)輸出緩沖器；8個(gè)輸出邏輯宏單元（或門陣列包含于其中）；可編程與門陣列（由88個(gè)與門構(gòu)成，形成64個(gè)乘積項(xiàng)，每個(gè)與門有32個(gè)輸入端）；8個(gè)輸出反饋/輸入緩沖器；除以上5個(gè)組成部分外，還有1個(gè)時(shí)鐘輸入端（引腳1）、1個(gè)輸出三態(tài)控制端（引腳11），1個(gè)電源VCC端和1個(gè)接地端（圖中未畫出）。2）輸出邏輯宏單元OLMCOLMC結(jié)構(gòu)（或門；異或門；D觸發(fā)器；4個(gè)多路選擇器）結(jié)構(gòu)控制字32位乘積項(xiàng)禁止位4位XOR(n)1位SYN8位AC1(n)1位AC04位XOR(n)32位乘積項(xiàng)禁止位PT63 PT32PT31 PT082位121512191619數(shù)字電路與數(shù)字

5、邏輯1數(shù)字電路與數(shù)字邏輯1圖10.6.2 OLMC的結(jié)構(gòu)框圖數(shù)字電路與數(shù)字邏輯1圖10.6.2 OLMC的結(jié)構(gòu)框圖AC0AC1(n） AC1(m)*反饋信號(hào)來源10本單元觸發(fā)器Q端11本單元I/O端01鄰級(jí)（m）輸出00低電平“0”地FMUX的控制表11 ENNCNC反饋I/O(n)至另一個(gè)鄰級(jí)來自鄰級(jí)輸出（m）CLKOEOECLKNCNCNCNC*在OLMC(12)和OLMC(19)中SYN代替AC0 , SYN代替AC1 (m)專用輸入工作模式（ SYN =1； AC0 =0； AC1 (n)=1 ）備注：1和11腳為數(shù)據(jù)輸入，三態(tài)門禁止。數(shù)字電路與數(shù)字邏輯1圖10.6.2 OLMC的結(jié)構(gòu)

6、框圖AC0AC1(n） AC1(m)*反饋信號(hào)來源10本單元觸發(fā)器Q端11本單元I/O端01鄰級(jí)（m）輸出00低電平“0”地FMUX的控制表11 EN反饋I/O(n)來自鄰級(jí)輸出（m）CLKOEOECLKNCNCNCNC*在OLMC(12)和OLMC(19)中SYN代替AC0 , SYN代替AC1 (m)專用組合輸出工作模式（ SYN =1； AC0 =0； AC1 (n)=0 ；備注：1和11腳為數(shù)據(jù)輸入，三態(tài)門選通。）NCVCC1=1XOR來自與陣列XOR(n)=0時(shí)，輸出極性為低電平有效；XOR(n)=1時(shí)，輸出極性為高電平有效。數(shù)字電路與數(shù)字邏輯1三、行地址結(jié)構(gòu) 圖10.6.5 GAL16V8編程單元的地址分配 移移 位位 寄寄 存存 器器與邏輯陣列與邏輯陣列與邏輯陣列與邏輯陣列PT63 PT32PT31 PT003132電電 子子 標(biāo)標(biāo)