第一章數(shù)字邏輯基礎(chǔ)與邏輯門電路_第1頁
第一章數(shù)字邏輯基礎(chǔ)與邏輯門電路_第2頁
第一章數(shù)字邏輯基礎(chǔ)與邏輯門電路_第3頁
第一章數(shù)字邏輯基礎(chǔ)與邏輯門電路_第4頁
第一章數(shù)字邏輯基礎(chǔ)與邏輯門電路_第5頁
已閱讀5頁,還剩74頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、第一章數(shù)字邏輯基礎(chǔ)和邏輯門電路1.1數(shù)字電路概述數(shù)字電路概述 數(shù)字(數(shù)字(digital)信號和模擬)信號和模擬(analog)信號信號電電子子電電路路中中的的信信號號模擬信號模擬信號數(shù)字信號數(shù)字信號幅度隨時間連續(xù)變化幅度隨時間連續(xù)變化的信號的信號例:正弦波信號、鋸齒波信號等。例:正弦波信號、鋸齒波信號等。幅度不隨時間連續(xù)變幅度不隨時間連續(xù)變化化,而是跳躍變化而是跳躍變化計算機中計算機中,時間和幅度都不連續(xù)時間和幅度都不連續(xù),稱為離散稱為離散變量變量模擬信號模擬信號tV(t)tV(t)數(shù)字信號數(shù)字信號高電平高電平低電平低電平上跳沿上跳沿引言引言下跳沿下跳沿模擬電路與數(shù)字電路的區(qū)別模擬電路與數(shù)字

2、電路的區(qū)別1 1、工作任務(wù)不同:、工作任務(wù)不同: 模擬電路研究的是輸出與輸入信號之間的大小、模擬電路研究的是輸出與輸入信號之間的大小、相位、失真等方面的關(guān)系;相位、失真等方面的關(guān)系;數(shù)字電路主要研究的數(shù)字電路主要研究的是輸出與輸入間的邏輯關(guān)系是輸出與輸入間的邏輯關(guān)系(因果關(guān)系)。(因果關(guān)系)。 模擬電路中的三極管工作在線性放大區(qū)模擬電路中的三極管工作在線性放大區(qū), ,是是一個放大元件;一個放大元件;數(shù)字電路中的三極管工作在飽數(shù)字電路中的三極管工作在飽和或截止狀態(tài)和或截止狀態(tài), ,起開關(guān)作用起開關(guān)作用。 因此,基本單元電路、分析方法及研究的范因此,基本單元電路、分析方法及研究的范圍均不同。圍均不

3、同。2 2、三極管的工作狀態(tài)不同:、三極管的工作狀態(tài)不同:模擬電路研究的問題模擬電路研究的問題引言引言基本電路元件基本電路元件: :基本模擬電路基本模擬電路: :晶體三極管晶體三極管場效應(yīng)管場效應(yīng)管集成運算放大器集成運算放大器 信號放大及運算信號放大及運算 ( (信號放大、功率放大)信號放大、功率放大) 信號處理(采樣保持、電壓比較、有源濾波)信號處理(采樣保持、電壓比較、有源濾波) 信號發(fā)生(正弦波發(fā)生器、三角波發(fā)生器、信號發(fā)生(正弦波發(fā)生器、三角波發(fā)生器、)數(shù)字電路研究的問題數(shù)字電路研究的問題基本電路元件基本電路元件引言引言基本數(shù)字電路基本數(shù)字電路邏輯門電路邏輯門電路觸發(fā)器觸發(fā)器 組合邏輯

4、電路組合邏輯電路 時序電路(寄存器、計數(shù)器、脈沖發(fā)生器、時序電路(寄存器、計數(shù)器、脈沖發(fā)生器、脈沖整形電路)脈沖整形電路) A/DA/D轉(zhuǎn)換器、轉(zhuǎn)換器、D/AD/A轉(zhuǎn)換器轉(zhuǎn)換器兩種邏輯體制:兩種邏輯體制:正邏輯體制正邏輯體制規(guī)定:高電平為邏輯規(guī)定:高電平為邏輯1 1,低電平為邏輯,低電平為邏輯0 0。負邏輯體制負邏輯體制規(guī)定:低電平為邏輯規(guī)定:低電平為邏輯1 1,高電平為邏輯,高電平為邏輯0 0。 正邏輯與負邏輯正邏輯與負邏輯數(shù)字信號是一種二值信號,用兩個電平(高電平和低數(shù)字信號是一種二值信號,用兩個電平(高電平和低電平)分別來表示兩個邏輯值(邏輯電平)分別來表示兩個邏輯值(邏輯1 1和邏輯和

5、邏輯0 0)。)。 邏輯邏輯0 邏輯邏輯0 邏輯邏輯0 邏輯邏輯1 邏輯邏輯1 數(shù)字信號的主要參數(shù)數(shù)字信號的主要參數(shù) 一個理想的周期性數(shù)字信號,可用以下幾個參數(shù)來描繪:一個理想的周期性數(shù)字信號,可用以下幾個參數(shù)來描繪: A信號幅度。信號幅度。 T信號的重復(fù)周期。信號的重復(fù)周期。 tP脈沖寬度。脈沖寬度。 q占空比。占空比。 %100Tt(%)qP5V(V)0t(ms)tPTAtV(t)數(shù)字信號數(shù)字信號高電平高電平低電平低電平上跳沿上跳沿下跳沿下跳沿(1 1)工作信號是二進制的數(shù)字信號,在時)工作信號是二進制的數(shù)字信號,在時間上和數(shù)值上是離散的(不連續(xù)),反間上和數(shù)值上是離散的(不連續(xù)),反映在

6、電路上就是低電平和高電平兩種狀映在電路上就是低電平和高電平兩種狀態(tài)(即態(tài)(即0 0和和1 1兩個邏輯值)。兩個邏輯值)。(2 2)在數(shù)字電路中,研究的主要問題是電)在數(shù)字電路中,研究的主要問題是電路的邏輯功能,即輸入信號的狀態(tài)和輸路的邏輯功能,即輸入信號的狀態(tài)和輸出信號的狀態(tài)之間的邏輯關(guān)系。出信號的狀態(tài)之間的邏輯關(guān)系。 (3 3)對組成數(shù)字電路的元器件的精度要求)對組成數(shù)字電路的元器件的精度要求不高,只要在工作時能夠可靠地區(qū)分不高,只要在工作時能夠可靠地區(qū)分0 0和和1 1兩種狀態(tài)即可兩種狀態(tài)即可。(1)進位制:表示數(shù)時,僅用一位數(shù)碼往往不夠用,必須用進位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位

7、的構(gòu)成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制,簡稱進位制。1.2 數(shù)制及其轉(zhuǎn)換數(shù)制及其轉(zhuǎn)換(2)基 數(shù):進位制的基數(shù),就是在該進位制中可能用到的數(shù)碼個數(shù)。(3) 位 權(quán)(位的權(quán)數(shù)):在某一進位制的數(shù)中,每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù),這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。一、數(shù)制一、數(shù)制數(shù)碼為:09;基數(shù)是10。運算規(guī)律:逢十進一,即:9110。十進制數(shù)的權(quán)展開式:1、十進制、十進制(decimal)103、102、101、100稱為十進制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。任意一個十進制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積

8、之和,稱權(quán)展開式。即:(5555)105103 510251015100又如:(209.04)10 2102 0101910001014 1022、二進制、二進制(binary)數(shù)碼為:0、1;基數(shù)是2。運算規(guī)律:逢二進一,即:1110。二進制數(shù)的權(quán)展開式:如:(101.01)2 122 0211200211 22 (5.25)10加法規(guī)則:0+0=0,0+1=1,1+0=1,1+1=10乘法規(guī)則:0.0=0, 0.1=0 ,1.0=0,1.1=1運算運算規(guī)則規(guī)則各數(shù)位的權(quán)是的冪各數(shù)位的權(quán)是的冪二進制數(shù)只有0和1兩個數(shù)碼,它的每一位都可以用電子元件來實現(xiàn),且運算規(guī)則簡單,相應(yīng)的運算電路也容易實

9、現(xiàn)。3、十六進制、十六進制(hexadecimal)數(shù)碼為:09、AF;基數(shù)是16。運算規(guī)律:,即:F110。十六進制數(shù)的權(quán)展開式:如:(D8.A)16 13161 816010 161(216.625)10各數(shù)位的權(quán)是各數(shù)位的權(quán)是16的冪的冪二、數(shù)制轉(zhuǎn)換二、數(shù)制轉(zhuǎn)換1、二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換、二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換,按照進行轉(zhuǎn)換。 2 44 余數(shù) 低位 2 22 0=K0 2 11 0=K

10、1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位十進制整數(shù)轉(zhuǎn)換為二進制采用,先得到的余數(shù)為低位,后得到的余數(shù)為高位。所以:(44)10(101100)22、十進制數(shù)轉(zhuǎn)換為二進制數(shù)、十進制數(shù)轉(zhuǎn)換為二進制數(shù) 幾幾種種進進制制數(shù)數(shù)之之間間的的對對應(yīng)應(yīng)關(guān)關(guān)系系十進制數(shù)二進制數(shù)八進制數(shù)十六進制數(shù)012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456710111213141516170123456789ABCDEF 用一定位數(shù)的二進制數(shù)來表示十進制

11、數(shù)碼、字母、符號等信息稱為。 用以表示十進制數(shù)碼、字母、符號等信息的一定位數(shù)的二進制數(shù)稱為。 數(shù)字系統(tǒng)只能識別0和1,怎樣才能表示更多的數(shù)碼、符號、字母呢?用編碼可以解決此問題。 二-十進制代碼:用4位二進制數(shù)b3b2b1b0來表示十進制數(shù)中的 0 9 十個數(shù)碼。簡稱BCD(binary coded decimal)碼。 2421碼的權(quán)值依次為2、4、2、1;余3碼由8421碼加0011得到;格雷碼是一種循環(huán)碼,其特點是任何相鄰的兩個碼字,僅有一位代碼不同,其它位相同。 用四位自然二進制碼中的前十個碼字來表示十進制數(shù)碼,因各位的權(quán)值依次為8、4、2、1,故稱8421碼。三、編碼三、編碼(cod

12、e)常常用用B BC CD D碼碼十進制數(shù) 8421碼 余3碼 格雷碼 2421碼5421碼012345678900000001001000110100010101100111100010010011010001010110011110001001101010111100000000010011001001100111010101001100110100000001001000110100101111001101111011110000000100100011010010001001101010111100權(quán)842124215421基本邏輯關(guān)系基本邏輯關(guān)系 與與 ( and ) 或或 (or

13、) 非非 ( not )1.3 1.3 基本邏輯關(guān)系基本邏輯關(guān)系1.與邏輯關(guān)系與邏輯關(guān)系UABY 真值表真值表A B Y0 0 00 1 01 0 01 1 1規(guī)定規(guī)定: 開關(guān)合為邏輯開關(guān)合為邏輯“1” 開關(guān)斷為邏輯開關(guān)斷為邏輯“0” 燈亮為邏輯燈亮為邏輯“1” 燈滅為邏輯燈滅為邏輯“0” 真值表特點真值表特點: 任任0 則則0, 全全1則則1一、一、“與與”邏輯關(guān)系和與門(邏輯關(guān)系和與門(and gateand gate)與邏輯與邏輯:決定事件發(fā)生的各條件中,:決定事件發(fā)生的各條件中,所有條件都具備,事件才會發(fā)生所有條件都具備,事件才會發(fā)生(成立)。(成立)。2.二極管組成的與門電路二極管組

14、成的與門電路+5VVAVBVO輸入輸出電平對應(yīng)表輸入輸出電平對應(yīng)表 (忽略二極管壓降忽略二極管壓降) VA VB VO 0.3 0.3 0.3 0.3 3 0.3 3 0.3 0.3 3 3 30.3V=邏輯邏輯0, 3V=邏輯邏輯1 此電路實現(xiàn)此電路實現(xiàn)“與與”邏輯關(guān)邏輯關(guān)系系與門符號:&ABY與邏輯運算規(guī)則與邏輯運算規(guī)則 邏輯乘邏輯乘3.3.與邏輯關(guān)系表示式與邏輯關(guān)系表示式Y(jié)= AY= AB = ABB = AB 與門符號與門符號: :& &A AB BY Y基本邏輯關(guān)系基本邏輯關(guān)系0 0 00 0 00 1 00 1 01 0 01 0 01 1 11 1 1A B YA B Y與邏輯真

15、值表與邏輯真值表0 0=0 0 1=01 0=0 1 1=1二、二、“或或”邏輯關(guān)系和或門邏輯關(guān)系和或門(or gate(or gate)或邏輯或邏輯:決定事件發(fā)生的各條件中,有一個或一個:決定事件發(fā)生的各條件中,有一個或一個以上的條件具備,事件就會發(fā)生(成立)。以上的條件具備,事件就會發(fā)生(成立)。1 1、 “ “或或”邏輯關(guān)系邏輯關(guān)系UABY0 0 00 0 00 1 10 1 11 0 11 0 11 1 11 1 1A B YA B Y開關(guān)合為邏輯開關(guān)合為邏輯“1”1”,開關(guān)斷為,開關(guān)斷為邏輯邏輯“0”0”;燈亮;燈亮為邏輯為邏輯“1”1”, 燈燈滅為邏輯滅為邏輯“0” 0” 。設(shè):設(shè)

16、:特點特點: :任任1 1 則則1, 1, 全全0 0則則0 0真值表真值表基本邏輯關(guān)系基本邏輯關(guān)系2 2、二極管組成的二極管組成的“或或”門電路門電路0.3V =0.3V =邏輯邏輯0, 3V =0, 3V =邏輯邏輯1 1此電路實現(xiàn)此電路實現(xiàn)“或或”邏輯關(guān)系。邏輯關(guān)系。 VA VB VO 0.3 0.3 0.3 0.3 3 3 3 0.3 3 3 3 3輸入輸出電平對應(yīng)表輸入輸出電平對應(yīng)表 ( (忽略二極管壓降忽略二極管壓降) )0 0 00 0 00 1 10 1 11 0 11 0 11 1 11 1 1V VA AV VB BV VO OR R-5V-5V基本邏輯關(guān)系基本邏輯關(guān)系或門

17、符號或門符號: :A AB BY Y11或邏輯運算規(guī)則或邏輯運算規(guī)則 邏輯加邏輯加3.3.或邏輯關(guān)系表示式或邏輯關(guān)系表示式 Y=A B 或門符號或門符號: :A AB BY Y110 0 00 0 00 1 10 1 11 0 11 0 11 1 11 1 1A B YA B Y或邏輯真值表或邏輯真值表基本邏輯關(guān)系基本邏輯關(guān)系0+0=0 0+1=11+0=1 1+1=1三、三、“非非”邏輯關(guān)系邏輯關(guān)系與與非門非門(not (not gate)gate)“非非”邏輯邏輯:決定事件發(fā)生的條件只有一個,條件不決定事件發(fā)生的條件只有一個,條件不具備時事件發(fā)生(成立),條件具備時事件不發(fā)生。具備時事件發(fā)

18、生(成立),條件具備時事件不發(fā)生。特點特點: 1: 1則則0, 00, 0則則1 1真值表真值表0 10 11 01 0A YA YYRAU1 1、“非非”邏輯關(guān)系邏輯關(guān)系基本邏輯關(guān)系基本邏輯關(guān)系2 2、非門電路、非門電路-三極管反相器(三極管反相器(inverterinverter)三極管反相器電路實現(xiàn)三極管反相器電路實現(xiàn)“非非”邏輯關(guān)系。邏輯關(guān)系。非門非門(not gate)(not gate)表示符號表示符號: :1 1Y YA A 輸入輸出電平對應(yīng)表輸入輸出電平對應(yīng)表 VA VO 0 1 ( (三極管截止三極管截止) ) 1 0 ( (三極管飽和三極管飽和) )+E+Ec cV VA

19、AV VO OR Rc cR R1 1基本邏輯關(guān)系基本邏輯關(guān)系非邏輯非邏輯 邏輯反邏輯反非邏輯真值表非邏輯真值表 A Y 0 1 1 0 運算規(guī)則:運算規(guī)則: 0 1 1 0 3.3.非邏輯關(guān)系表示式非邏輯關(guān)系表示式非邏輯關(guān)系表非邏輯關(guān)系表示式示式: Y A四、基本邏輯關(guān)系的擴展四、基本邏輯關(guān)系的擴展 將基本邏輯門加以組合,可構(gòu)成將基本邏輯門加以組合,可構(gòu)成“與非與非”、“或或非非”、“異或異或”等門電路。等門電路。1、與非門與非門(nand gate)(nand gate)表示式表示式:Y = AB 真值表真值表 A B AB Y 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1

20、0Y=AB C多個邏輯變量時多個邏輯變量時: :& &A AB BY Y符號:符號:2 2、或非門、或非門(nor gate)(nor gate)表示式表示式: Y= A+B 真值表真值表 A B AB Y 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 0多個邏輯變量時多個邏輯變量時: :Y= A+B+CA AB BY Y11符號:符號:真值表特點真值表特點: : 相同則相同則0,0, 不同則不同則1 1 真值表真值表 A B AB AB Y 0 0 0 0 0 0 1 1 0 1 1 0 0 1 1 1 1 0 0 03、 異或異或門門(exclusive-or gate)(e

21、xclusive-or gate)Y=A B =AB + AB表示式表示式:=1=1A AB BY Y符號:符號:用基本邏輯門組成異或門用基本邏輯門組成異或門11&1ABY=A B =AB + AB表示式表示式:ABABABY=AB + AB異或門異或門=1=1A AB BY Y門電路門電路(gate)(gate)是實現(xiàn)一定邏輯關(guān)系的開關(guān)電路。是實現(xiàn)一定邏輯關(guān)系的開關(guān)電路。類型類型: :與門、或門、非門、與非門、或非門、與門、或門、非門、與非門、或非門、 異或門異或門 。1 1、利用開關(guān)組合實現(xiàn)、利用開關(guān)組合實現(xiàn)2 2、用二極管、三極管實現(xiàn)、用二極管、三極管實現(xiàn)3 3、數(shù)字集成電路、數(shù)字集成電

22、路( (大量使用大量使用) ) 1) TTL 1) TTL集成門電路集成門電路 2) MOS2) MOS集成門電路集成門電路 實現(xiàn)方法實現(xiàn)方法: :門電路小結(jié)門電路小結(jié)在放大,可靠性,壽命等方面具有優(yōu)勢TTL 晶體管晶體管- -晶體管邏輯集成電路晶體管邏輯集成電路集成門電路集成門電路集成門電路集成門電路雙極型雙極型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECLNMOSCMOSPMOSMOSMOS型型(M Metal-etal-O Oxide-xide- S Semiconductoremiconductor,MOSMO

23、S)MOS 金屬氧化物半導(dǎo)體場效應(yīng)管集成電路金屬氧化物半導(dǎo)體場效應(yīng)管集成電路如:如:TTLTTL門電路芯片(門電路芯片(四四2 2輸入與非門,輸入與非門,型號型號74LS00 74LS00 ) )地地GNDGNDTTLTTL門電路芯片簡介門電路芯片簡介外形外形& & & &14141313121211111010 9 9 8 8 1 1 2 2 3 3 4 4 5 5 6 6 7 7 & &管腳管腳電源電源V VCCCC(+5V+5V)門電路門電路小結(jié)小結(jié)門電路門電路 符號符號 表示式表示式與門與門& &A AB BY YA AB BY Y11或門或門非門非門1 1Y YA AY=ABY=AB

24、Y=A+BY=A+BY= AY= A與非門與非門& &A AB BY YY= ABY= AB或非門或非門A AB BY Y11Y= A+BY= A+B異或門異或門=1=1A AB BY YY= AY= A B B邏邏 輯輯 圖圖 和和 輸輸 入入 A 的的 波波 形形 如如 圖圖 所所 示,示, 輸輸 出出 F 的的 波波 形形 為為 ( )。01AF( )a( )b(c)AFF有有“0”就出就出 “0”,全全“1”才才出出 “1”有有“1”就出就出“1”,全全“0”才出才出 “0”ABY1&ABY1 1ABY2Y21.4 邏輯代數(shù)及運算規(guī)則邏輯代數(shù)及運算規(guī)則數(shù)字電路要研究的是電路的輸入輸出之

25、間的邏數(shù)字電路要研究的是電路的輸入輸出之間的邏輯關(guān)系,所以數(shù)字電路又稱輯關(guān)系,所以數(shù)字電路又稱邏輯電路邏輯電路,相應(yīng)的研究,相應(yīng)的研究工具是工具是邏輯代數(shù)(布爾代數(shù)邏輯代數(shù)(布爾代數(shù)Boolean algebra)。在邏輯代數(shù)中,邏輯函數(shù)的變量只能取兩個在邏輯代數(shù)中,邏輯函數(shù)的變量只能取兩個值(值(二值變量二值變量),即),即0和和1。1.4.1 1.4.1 邏輯代數(shù)運算規(guī)則邏輯代數(shù)運算規(guī)則乘運算規(guī)則乘運算規(guī)則: :加運算規(guī)則加運算規(guī)則: :1 1、邏輯代數(shù)基本運算規(guī)則、邏輯代數(shù)基本運算規(guī)則非運算規(guī)則非運算規(guī)則: :0+0=0 ,0+1=1 ,1+0=1,1+1=100=0 01=0 10=0

26、 11=1A A A0 =0 A1 =A AA =AAA =00=1 1=0A+0 =A,A+1 =1,A+A =A, A+A =12.2.邏輯代數(shù)運算規(guī)律邏輯代數(shù)運算規(guī)律交換律交換律: : A+B = B+AA+B = B+A AB=BAAB=BA結(jié)合律結(jié)合律: : A+B+C=(A+B)+C=A+(B+C)A+B+C=(A+B)+C=A+(B+C) ABC=(AB)C=A(BC)ABC=(AB)C=A(BC)邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則分配律分配律: : A(B+C)=AB+AC A(B+C)=AB+AC A+BC=(A+B)(A

27、+C) A+BC=(A+B)(A+C)求證求證: : (分配律第(分配律第2 2條)條) A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)證明證明: :右邊右邊 =(A+B)(A+C)=(A+B)(A+C)=AA+AB+AC+BC ; =AA+AB+AC+BC ; 分配律分配律=A +A(B+C)+BC ; =A +A(B+C)+BC ; 結(jié)合律結(jié)合律,AA=A,AA=A=A(1+B+C)+BC ; =A(1+B+C)+BC ; 結(jié)合律結(jié)合律=A =A 1+BC ; 1+B+C=1 1+BC ; 1+B+C=1=A+BC ; A =A+BC ; A 1=1 1=1= =左邊左邊吸收

28、規(guī)則吸收規(guī)則原變量吸收規(guī)則原變量吸收規(guī)則: :反變量吸收規(guī)則反變量吸收規(guī)則: :A+AB=A+BA+AB=A+B注注: :紅色變量被紅色變量被吸收掉!吸收掉!A+AB =A+AB+AB =A+(A+A)B =A+ 1B ; A+A=1 =A+BA+AB =A證明證明: :邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則混合變量吸收規(guī)則混合變量吸收規(guī)則: :AB+AC+BC=AB+AC+(A+A)BC =AB+AC+ABC+ABC =AB(1+C) +AC(1+B) =AB +ACAB+AB =AAB+AC+BC =AB+AC證明證明: :邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則反演定理(德摩根

29、定理)反演定理(德摩根定理)AB =A+B A+B = AB用真值表證明用真值表證明A B AB A+B 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 證明證明: :邏輯代數(shù)的基本運算規(guī)則邏輯代數(shù)的基本運算規(guī)則一、邏輯函數(shù)一、邏輯函數(shù)(logic function)(logic function)的表示方法的表示方法四種四種表示方法表示方法Y=AB + ABY=AB + AB邏輯代數(shù)式邏輯代數(shù)式( (邏輯表示式邏輯表示式, , 邏輯函數(shù)式邏輯函數(shù)式) )1 11 1& & &11A AB BY Y 邏輯電路圖邏輯電路圖: :卡諾圖卡諾圖 將邏輯函數(shù)輸入變量取值的不同組合與將邏

30、輯函數(shù)輸入變量取值的不同組合與所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出所對應(yīng)的輸出變量值用列表的方式一一對應(yīng)列出的表格。的表格。n2N N個輸入變量個輸入變量 種組合種組合。真值表:真值表:1.4.2 邏輯函數(shù)的表示法邏輯函數(shù)的表示法真值表真值表(truth table)(truth table)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法 A B Y 0 0 1 0 1 1 1 0 1 1 1 0A B C Y0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 10 10 11 01 0A YA Y一輸入變一輸入變量,二種量,二種組合組合

31、二輸入變二輸入變量,四種量,四種組合組合三輸入變?nèi)斎胱兞浚朔N量,八種組合組合真值表真值表(四輸入變量)(四輸入變量)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法A B C D Y0 0 0 0 1 0 0 0 1 00 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 1A B C D Y1 0 0 0 1 1 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1四輸入變四輸入變量,量,16種種組合組合 將真值表或邏輯函數(shù)式用一個特定的方格圖將真值表或邏輯函數(shù)式用一個特定的方格

32、圖表示,稱為卡諾圖。表示,稱為卡諾圖。最小相最小相: : 輸入變量的每一種組合。輸入變量的每一種組合。 卡諾圖的畫法:卡諾圖的畫法:(二輸入變量)(二輸入變量)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法 A B Y 0 0 1 0 1 1 1 0 1 1 1 0AB01010111輸出變量輸出變量Y Y的值的值輸入變量輸入變量卡諾圖卡諾圖(the Karnaugh map)(the Karnaugh map)卡諾圖的畫法卡諾圖的畫法(三輸入變量)(三輸入變量)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法邏輯相鄰:相鄰單邏輯相鄰:相鄰單元輸入變量的取值元輸入變量的取值只能有一位不同。只能有一位不同。0 01

33、10000010111111010 A ABCBC0 00 00 00 00 01 11 11 1輸入變量輸入變量輸出變量輸出變量Y Y的值的值A(chǔ) B C Y0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1ABCD000111100001110110100 01110 011110四變量卡諾圖四變量卡諾圖函數(shù)取函數(shù)取0、1均可,稱為均可,稱為無所謂狀態(tài)無所謂狀態(tài)。只有一只有一項不同項不同四輸入變量卡諾圖四輸入變量卡諾圖有時為了方便,用二進制對應(yīng)的十進制表示單有時為了方便,用二進制對應(yīng)的十進制表示單元格的編號。單元格的值用函數(shù)式表

34、示。元格的編號。單元格的值用函數(shù)式表示。F( A , B , C )= ( 1 , 2 , 4 , 7 )ABC00011110010 1 3 2 4 5 7 7 6 A B C 十進制數(shù)十進制數(shù)0 0 0 0 0 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABC00011110010 1 0 1 10 1 1 0 0 1 3 2 4 5 7 7 6 12 1 13 3 1 15 5 14 8 9 1 11 1 10 ABCD0001111000011110四變量卡諾圖單四變量卡諾圖單元格的編號元格的編號 A B C D 0 0 0 0 0

35、1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 A B C D 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 F(A,B,C,D)= (0,2,3,5,6,8,9,10,11, 12,13,14,15)二、邏輯函數(shù)四種表示方式的相互轉(zhuǎn)換二、邏輯函數(shù)四種表示方式的相互轉(zhuǎn)換1 1、邏輯電路圖、邏輯電路圖邏輯代數(shù)式邏輯代數(shù)式BABY=A B+ABA BA1&AB&11AB0 10101

36、112 2、真值表、真值表卡諾圖卡諾圖 A B Y 0 0 1 0 1 1 1 0 1 1 1 0二變量卡諾圖二變量卡諾圖四種表示方式的相互轉(zhuǎn)換四種表示方式的相互轉(zhuǎn)換真值表真值表2 2、真值表、卡諾圖、真值表、卡諾圖邏輯代數(shù)式邏輯代數(shù)式方法方法: :將真值表或卡諾圖中為將真值表或卡諾圖中為1 1的項相加的項相加, ,寫成寫成 “ “與或式與或式”。Y=AB+AB+AB 真值表真值表 A B Y 0 0 1 0 1 1 1 0 1 1 1 0AB0 1010111AB四種表示方式的相互轉(zhuǎn)換四種表示方式的相互轉(zhuǎn)換此邏輯代數(shù)式并非是最簡單的形式,實際上此真此邏輯代數(shù)式并非是最簡單的形式,實際上此真值

37、表是與非門的真值表,其邏輯代數(shù)式為值表是與非門的真值表,其邏輯代數(shù)式為Y=AB因此,有一個化簡問題。因此,有一個化簡問題。ABAB邏邏 輯輯 圖圖 和和 輸輸 入入A,B 的的 波波 形形 如如 圖圖 所所 示,示, 分分 析析 當(dāng)當(dāng) 輸輸 出出 F 為為“1”的的 時時 刻刻 應(yīng)應(yīng) 是是( )。(a) t1(b) t2(c) t3 t1t2t31=1ABFAB1.5 邏輯函數(shù)的化簡邏輯函數(shù)的化簡1.5.1 利用邏輯代數(shù)的基本公式化簡利用邏輯代數(shù)的基本公式化簡例例1:ABAC)BC(A)BCB(AABCBA)CC(ABCBAABCCABCBAF 反變量吸收反變量吸收提出提出AB=1提出提出AY

38、=A B= AB + AB =A A B B A B右邊右邊=AA B + BA B ; AB=A+B = AA B + BA B ; A=A =A (A+B) +B (A+B) ; A B=A+B =AA+AB+ BA +BB ; 展開展開 =0 + AB+AB + 0 = AB +AB = 左邊左邊 結(jié)論結(jié)論: 異或門可以用異或門可以用4個與非門實現(xiàn)個與非門實現(xiàn)例例2: 證明證明異或門可以用異或門可以用4 4個與非門實現(xiàn)個與非門實現(xiàn)Y=A B= AB + AB =A A B B A B&ABY11&1AB例例3 3將將Y化簡為最簡邏輯代數(shù)式?;啚樽詈嗊壿嫶鷶?shù)式。 Y =AB+(A+B)C

39、D解:解:Y =AB+(A+B)CD = AB+(A+B)CD = AB+AB CD =AB+CD;利用反演定理利用反演定理;將將ABAB當(dāng)成一個變量當(dāng)成一個變量, ,利用公式利用公式A+AB=A+B;A=A 適用輸入變量為適用輸入變量為3 3、4 4個的邏輯代數(shù)式的化簡;化簡個的邏輯代數(shù)式的化簡;化簡過程比公式法過程比公式法簡單直觀簡單直觀。3 3)每一項可重復(fù)使用,但每一次新的組合,至少包每一項可重復(fù)使用,但每一次新的組合,至少包含一個未使用過的項,直到所有含一個未使用過的項,直到所有為為1 1的項都被的項都被使用后使用后化簡工作方算完成。化簡工作方算完成。 n21 1)上、下、左、右相鄰上、下、左、右相鄰 (n=0,1,2,3)n=0,1,2,3)個項,可個項,可組成一組。組成一組。2 2)先用面積最大的組合進行化簡,利用吸收規(guī)則,先用面積最大的組合進行化簡,利用吸收規(guī)則,可吸收掉可吸收掉n n個變量。個變量。用卡諾圖化簡的規(guī)則:用卡諾圖化簡的規(guī)則: 對于輸出為對于輸出為1 1的項的項12吸收掉吸收掉1 1個變量;個變量;22吸收掉吸收掉2 2個變量個變量.1.5.2 利用卡諾圖化簡利用卡諾圖化簡(重點掌握)重點掌握)4 4)每一個組合中的公因子構(gòu)成一個每一個組合中的公因子構(gòu)成一個“與與”項,項,然后將所有然后將所有“與與”項相加,得最簡項相加,得最簡“與或

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論