開關(guān)功率變換器的數(shù)字有源EMI控制技術(shù)論文

1、. . . . 開關(guān)功率變換器的數(shù)字有源EMI控制技術(shù)摘要本論文提出一項(xiàng)基于可編程邏輯矩陣針對(duì)開關(guān)功率變換器中噪聲消弱的電磁兼容抑制技術(shù)。通過高頻采樣的噪聲信號(hào)，經(jīng)過相位翻轉(zhuǎn)等加工后，在噪聲進(jìn)入線性阻抗穩(wěn)定網(wǎng)絡(luò)前與噪聲信號(hào)進(jìn)行疊加抵消，以實(shí)現(xiàn)對(duì)噪聲的抑制。此技術(shù)通過單項(xiàng)ACDC變換器的仿真和實(shí)驗(yàn)證明其可行性。此技術(shù)可推廣使用到DC/DC變換器中替換傳統(tǒng)意義下因PCB體積限制而無法使用的無源濾波器。因此，這項(xiàng)技術(shù)將有可能在對(duì)體積有要求嚴(yán)格的工業(yè)場(chǎng)合中得以應(yīng)用。關(guān)鍵詞：AC/DC變換器，DC/DC變換器，數(shù)字有源濾波器，電磁兼容（EMI），可編程邏輯矩陣（FPGA），無源濾波器（PEF）1. 導(dǎo)讀

2、出于設(shè)計(jì)成本的考慮，電磁兼容設(shè)計(jì)應(yīng)在一個(gè)功率轉(zhuǎn)換器的研發(fā)初期進(jìn)行考慮。然而， EMC設(shè)計(jì)中勢(shì)必包含一系列的測(cè)量誤差。這可以從減小耦合路徑和增大共模干擾對(duì)地的距離等方面考慮。一個(gè)產(chǎn)品從設(shè)計(jì)階段到模型檢驗(yàn)和大批量生產(chǎn)的過程中，對(duì)噪聲抑制的能力逐漸下降。作為功率轉(zhuǎn)換器設(shè)計(jì)第一步，在設(shè)計(jì)階段就應(yīng)該分析其電磁干擾的產(chǎn)生，并選擇所要采取的抑制方法。目前使用最廣泛的是無源濾波器19，但其花費(fèi)高，收益小，體積大。其他的一些方法，例如擴(kuò)頻調(diào)制1014、軟開關(guān)技術(shù)1518在實(shí)際中也收效甚微。有源模擬電磁濾波器能進(jìn)行基本噪聲抑制，并且優(yōu)點(diǎn)是價(jià)格低，易使用。然而，它的局限性在于它也需要一些無源器件來完成對(duì)噪聲的抑制1

3、922。同時(shí)，裝換器的負(fù)阻抗對(duì)其穩(wěn)定性也有很大影響2327。這主要取決于EMI濾波器中無源器件的選取與功率轉(zhuǎn)換器的安裝。因此，濾波器的界面阻抗是使轉(zhuǎn)換器穩(wěn)定的重要條件。并且，無源濾波器尺寸也不固定，隨電流變化率、電壓變化率等輸入?yún)?shù)的變化而變化。而針對(duì)花費(fèi)的減少的要求，功率轉(zhuǎn)換器趨向數(shù)字化控制2834。其通?？苫贔PGA技術(shù)實(shí)現(xiàn)數(shù)學(xué)化的資源開發(fā)。Fig. 1.開關(guān)功率變換器中DAEF和PEF的應(yīng)用對(duì)比本論文中，將提出一種基于FPGA的電磁干擾抑制技術(shù)。它也被稱為有源數(shù)字濾波器（DAEF）。這項(xiàng)基于FPGA的濾波方法，可彌補(bǔ)之前其他抑制技術(shù)的很多不足。針對(duì)電磁噪聲的共模干擾的抑制效果可與無源濾

4、波器進(jìn)行對(duì)比。在Fig. 2中，噪聲的耦合回路針對(duì)的而不是返回回路。然而，耦合電路到中性點(diǎn)之間的差模干擾也被消弱。事實(shí)證明，對(duì)開關(guān)轉(zhuǎn)換器中共模信號(hào)的抑制大多數(shù)是非對(duì)稱的而非對(duì)稱的。Fig. 1就展示了一個(gè)無源濾波器和有源數(shù)字濾波器對(duì)共模干擾抑制的簡(jiǎn)易框圖。結(jié)果表明，隨輸入電壓的變化，無源濾波器的體積不斷增加，而有源數(shù)字濾波器的體積不變。進(jìn)而所用PCB板的面積和其質(zhì)量隨之增加。因此，有源數(shù)字濾波器在電流轉(zhuǎn)換器中有較大競(jìng)爭(zhēng)優(yōu)勢(shì)。Fig.2. 數(shù)字有源EMI控制器的結(jié)構(gòu)圖因?yàn)镈AEF可在離散域使用硬件描述語言進(jìn)行模擬，并且它不依賴于頻率；因此，圖中有源模擬電磁濾波器不考慮信號(hào)相位扭曲35。然而，電路

5、中的輸入電容會(huì)產(chǎn)生一個(gè)無意義的延時(shí)，反過來使的噪聲發(fā)生無意義的轉(zhuǎn)變。本文的框架如下。在第2節(jié)中，闡述的是提出的DAEF的整體設(shè)計(jì)思路和設(shè)計(jì)原則。在第3節(jié)中，傳遞函數(shù)的推導(dǎo)與關(guān)鍵波形的分析。第4、5節(jié)中，仿真和實(shí)驗(yàn)結(jié)果的驗(yàn)證。最后，在第6節(jié)進(jìn)行總結(jié)。2. 整體設(shè)計(jì)思路和設(shè)計(jì)原則該DAEF的設(shè)計(jì)目的是消除或最小化電路中產(chǎn)生的不希望的干擾信號(hào)。這些干擾信號(hào)傾向于流入單元并網(wǎng)系統(tǒng)和配電系統(tǒng)輸入軌道。這個(gè)有源濾波技術(shù)通過改變幅值和頻率來仿效隨機(jī)產(chǎn)生的噪聲信號(hào)。因此，這個(gè)噪聲信號(hào)要采用高速的ADC采樣后進(jìn)行相位翻轉(zhuǎn)運(yùn)算。之后，經(jīng)過DAC轉(zhuǎn)換輸出引導(dǎo)EMI無用信號(hào)的產(chǎn)生。Fig. 2展示了有源EMI濾波器的

6、整體設(shè)計(jì)思路。在Fig. 2中，數(shù)字EMI濾波器的輸入?yún)?shù)為進(jìn)過高通濾波的噪聲電壓。這個(gè)噪聲電壓通過高速ADC模塊采樣，并經(jīng)過反相器反相進(jìn)行處理，經(jīng)DAC模塊轉(zhuǎn)換輸出。這個(gè)轉(zhuǎn)換信號(hào)的反饋也會(huì)經(jīng)過一個(gè)寄生的低通濾波器濾除高頻噪音。其輸入電容Cinj也會(huì)防止ADC模塊被功率轉(zhuǎn)換器加載。表 DAEF組成器件的功耗Fig.3. 基于FPGA的數(shù)字EMI濾波器的反饋框圖3. 分析和設(shè)計(jì)方法在很多的期刊雜志上都已經(jīng)發(fā)表無源濾波器的分析和設(shè)計(jì)流程。他們的優(yōu)缺點(diǎn)也已經(jīng)被指出，但體積和功耗的問題還是設(shè)計(jì)工程師一直考慮的。這就是說，無源濾波器在忽略設(shè)計(jì)的最優(yōu)程度的條件下，其體積和功耗會(huì)隨著電路電壓、電流變化率的變

7、化成比例增加。進(jìn)一步忽略電路自身熱耗，DAEF的功耗也比PEF小，詳見表1。在本節(jié)中，會(huì)進(jìn)一步論證DAEF在EMI抑制上的可行性，系統(tǒng)框圖見Fig. 3。閉環(huán)系統(tǒng)傳遞函數(shù)為其中，Y（s）為無噪聲輸入的EMI函數(shù)的單位階躍；X（s）為有噪聲輸入的EMI函數(shù)；X（s）為數(shù)據(jù)處理后產(chǎn)生的EMI噪音。在理論上，X（s）與X（s）的幅值相等，以得到全部的EMI噪音。然而，事實(shí)上，由于電路的寄生參數(shù)而無法實(shí)現(xiàn)。因此，Y(s)=X(s)X(s)0。K2為相位翻轉(zhuǎn)后的增益；K1為系統(tǒng)增益；H（s）為高通濾波器的拉布拉斯變換的傳遞函數(shù)，為其中，1 =2··f1 =1/(Rs·Cs)

8、為高頻濾波器的轉(zhuǎn)折頻率。G（s）是RC低通濾波器的拉布拉斯傳遞函數(shù)，為其中，2 =2··f2 =1/(Rinj·Cinj) 為低通濾波器的轉(zhuǎn)折頻率。Dzoh(s)為ADC和DAC的零階保持器（ZOH）的拉布拉斯傳遞函數(shù)。為其中，T為ZOH的采樣頻率。將s=j帶入（4）式得其增益和幅值為于是，ZOH在閉環(huán)反饋的作用是增加sin(T/2)的增益和導(dǎo)致一個(gè)T/2的相位轉(zhuǎn)換，而這就是一個(gè)可忽略的時(shí)間延時(shí)。將H（s），G（s）和Dzoh（s）分別帶入（1）式中得Fig. 3中閉環(huán)反饋框圖的傳函數(shù)為（8）式幅值和相位的頻率響應(yīng)詳見Fig. 4(a) 和(b)。為了盡可能的減弱

9、噪聲干擾，（8）式中反饋傳遞函數(shù)的幅值盡可能的大。這可增加系統(tǒng)增益K1。當(dāng)K1為100時(shí)，理論上可得10kHz到30MHz的噪音可降到50dB以下。事實(shí)上，由于寄生參數(shù)的存在，只能達(dá)到2030dB的效果。系統(tǒng)的增益也因體積而不能超過100 。此時(shí)，DAEF相對(duì)于PEF的優(yōu)勢(shì)將不再明顯。在Fig. 4中，在180°處將sine函數(shù)發(fā)生符號(hào)改變，ZOH的頻率特性對(duì)整體減弱傳遞函數(shù)會(huì)有明顯影響。Fig.4. 數(shù)字有源EMI 濾波器的頻率響應(yīng)。（a）幅值，（b）相位4. 計(jì)算機(jī)仿真和實(shí)驗(yàn)結(jié)果本節(jié)由PSPICE軟件36得到初步仿真結(jié)果。需要指出，仿真的目的不是比較轉(zhuǎn)換電路的不同而是比較在仿真和

10、實(shí)驗(yàn)環(huán)境在DAEF和PEF之間的不同表現(xiàn)。包括DAEF和PEF的整個(gè)電路用MATLAB/PSPICE/Modelsim進(jìn)行協(xié)同仿真。在Fig. 5中，方框SLPS中包括這個(gè)電路在PSPICE下的仿真。DAEF的運(yùn)算法則為在MATLAB/Simulink平臺(tái)下在modelsim方框和整個(gè)電路中進(jìn)行仿真。Fig. 6為PSpice中的轉(zhuǎn)換電路。Fig.5. 仿真電路的反饋框圖Fig.6. SLPS MATLAB模型的仿真電路表 AC/DC轉(zhuǎn)換器的仿真參數(shù)軟件的庫文件中有除了50線性阻抗穩(wěn)定網(wǎng)絡(luò)（LISN）的絕大多數(shù)所需的組合模型。DAEF電路使用庫文件中有的ADC，DAC模型構(gòu)建。這些裝置的分辨率

11、為14位，ADC的采樣頻率設(shè)為200MSPS，大約為發(fā)射頻率為30MHz的EMC上限頻率的十倍左右。在這種情況下，香農(nóng)采樣定理沒有充分考慮信號(hào)幅值和頻率的變化。因此，采樣過密需要充足和完整的信號(hào)離散化。由于位分辨和采樣率的問題，達(dá)不到采樣條件，結(jié)果導(dǎo)致DAEF離散化的采樣信號(hào)（檢測(cè)出的）和疊加信號(hào)（重組的）出現(xiàn)相位誤差。轉(zhuǎn)換參數(shù)見表II。Fig.7. 無EMI濾波器時(shí)的噪聲結(jié)果Fig.8. 帶有無源輸入EMI濾波器的噪聲結(jié)果Fig.9. 帶有所述數(shù)字輸入EMI濾波器的噪音結(jié)果首先，在未連接EMI濾波器的情況下進(jìn)行仿真。之后，加入無源模擬濾波器以便觀察輸入噪聲減弱對(duì)這個(gè)電路的影響。在第三個(gè)模型中

12、，將數(shù)字濾波器加入沒有無源濾波器的電路中。在所有的仿真模型中，F(xiàn)FT分析是展示LISN檢測(cè)端口檢測(cè)電壓與噪聲電壓之間的關(guān)系。在Figs. 79中，波形圖分別無EMI濾波器，無源濾波器和數(shù)字濾波器的情況下EMI的噪聲頻帶。由圖可得，有DAEF的情況下，EMI噪聲減弱20dB。注意到，在第一個(gè)諧振波峰數(shù)字濾波器的效果優(yōu)于PEF。然而，本次試驗(yàn)的目的是通過DAEF找到合適的EMI解決方案替換PEF，只要DAEF的仿真結(jié)果優(yōu)于或等于PEF即可。仿真結(jié)果詳見表III。5. 實(shí)驗(yàn)與結(jié)果為了驗(yàn)證前面提出的技術(shù)，使用一個(gè)帶有PFC控制的80W ac/ac開關(guān)電源和作為被測(cè)部件（UUT）。被測(cè)部件的參數(shù)見表II

13、I。表 DAEF和PEF仿真結(jié)果的對(duì)比表 實(shí)驗(yàn)電路參數(shù)DAEF的主要部分在表III中列出。因?yàn)槭褂酶咚俚腄AC和ADC模塊，所以轉(zhuǎn)換器的采樣頻率要達(dá)到30MHz。CPLD/FPGA用來完成對(duì)ADC采樣信號(hào)進(jìn)行邏輯函數(shù)的位取反。賽靈思CPLD的程序使用JTAG和Webpack軟件燒寫程序。I/O端口的CPLD被設(shè)置為DAC和ADC與之間一個(gè)界面。CPLD的特征擁有靈活、低功耗和低花費(fèi)等特點(diǎn)。被測(cè)單元的傳導(dǎo)發(fā)射誤差按照CISPR22標(biāo)準(zhǔn)測(cè)量。三個(gè)測(cè)試對(duì)象中分別在無任何EMI濾波器，有PEF和僅考慮有源數(shù)字濾波器，以與從PCB板上移除PEF等情況下的測(cè)量。測(cè)試計(jì)劃見Fig. 10，放大視圖見Fig.

14、 11。Fig.10. 誤差實(shí)驗(yàn)的建立和實(shí)施Fig.11. 包括DAEF的實(shí)驗(yàn)原型Fig.12. 所述DAEF濾波器的輸入和輸出電壓信號(hào)實(shí)驗(yàn)中有關(guān)概念的證明見后續(xù)圖片。Fig. 12為DAEF輸入輸出端口測(cè)量波動(dòng)電壓和疊加波動(dòng)電壓。被測(cè)單元開關(guān)頻率和理想頻率消弱的EMI噪聲波形180°異相。Fig.13. 無濾波器的UUT誤差波形圖Fig.14. 僅有PEF的UUT誤差波形圖Fig.15. 僅有DAEF的UUT誤差波形圖Fig. 13圖中波形為沒有任何濾波器的被測(cè)單元的傳導(dǎo)誤差頻帶。幅值達(dá)到80dB的高波峰可視為較低頻帶。Fig. 14圖中波形為在被測(cè)單元輸入端隨PEF引入振幅的減弱

15、。同理，F(xiàn)ig. 15 為DAEF的波形。使用此方法可減弱都30dB。表實(shí)驗(yàn)誤差對(duì)比（PEF和DAEF）表V為PEF和DAEF在不同頻率上一些波峰的實(shí)驗(yàn)對(duì)比。Fig. 16為DAEF替換PEF后的噪聲消弱效果圖，以此來證實(shí)此方法的正確性。Fig.16. PEF和DAEF噪聲消弱的對(duì)比Fig.17. 80W轉(zhuǎn)換器原型中PEF和DAEF的PCB板大小比較Fig. 17為PEF和DAEF實(shí)際PCB板尺寸的比較。當(dāng)使用80W的變換器時(shí)，DAEF PCB尺寸為PEF的一半。當(dāng)使用500W的轉(zhuǎn)換器時(shí)，PEF的體積增加，而DAEF的體積不變。這是因?yàn)镈AEF的體積不決定于轉(zhuǎn)換器的電壓和電流變化率。進(jìn)一步對(duì)比

16、，由于DAEF的器件大多使用芯片，所以DAEF的高度要比PEF小。而且，PEF的質(zhì)量也與轉(zhuǎn)換器的輸入電壓電流變化率成正比。這些因素又導(dǎo)致所需PCB面積和價(jià)格的上升。.總結(jié)在本篇論文中，提出了一個(gè)以FPGA為基礎(chǔ)抑制EMI傳導(dǎo)干擾的技術(shù)。這項(xiàng)技術(shù)使用例如ADC和DAC采樣單元對(duì)EMI噪聲源進(jìn)行離散變換。這個(gè)系統(tǒng)的框架已經(jīng)說明。混合系統(tǒng)也用部分離散和部分連續(xù)進(jìn)行了分析。系統(tǒng)傳遞函數(shù)也用S域的等式進(jìn)行表示。對(duì)于幅值削弱的傳遞函數(shù)的品質(zhì)因數(shù)也證實(shí)在理想帶寬疊加信號(hào)增益對(duì)其信號(hào)衰減有直接影響。最后，對(duì)PEF和DAEF進(jìn)行了仿真和實(shí)驗(yàn)，忽略無源EMI方案的不足，可得DAEF的EMI抑制效果等于或優(yōu)于PEF

17、。然而，DAEF與PEF在價(jià)格上仍有較大的劣勢(shì)。 參考文獻(xiàn)：1 K. Raggl, T. Nussbaumer, and J. W. Kolar, “Guideline for a simplifieddifferential-mode EMI filter design,”IEEE Trans. Ind. Electron., vol. 57,no. 3, pp. 10311040, Mar. 2010.2 K. Mainali and R. Oruganti, “Conducted EMI mitigation techniques forswitch-mode power convert

18、ers: A survey,” IEEE Trans. Power Electron.,vol. 25, no. 9, pp. 23442356, Sep. 2010.3 Y. Maillet, R. Lai, S. Wang, F. Wang, R. Burgos, and D. Boroyevich,“High-density EMI filter design for DC-fed motor drives,” IEEE Trans.Power Electron., vol. 25, no. 5, pp. 11631172, May 2010.4 R. Lai, Y. Maillet,

19、F. Wang, S. Wang, R. Burgos, and D. Boroyevich,“An integrated EMI choke for differential-mode and common-mode noisesuppression,” IEEE Trans. Power Electron., vol. 25, no. 3, pp. 539544,Mar. 2010.5 J.-I. Itoh and F. Hayashi, “Ripple current reduction of a fuel cell for asingle-phase isolated converte

20、r using a DC active filter with a center tap,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 550556, Mar. 2010.6 S. Ye, W. Eberle, and Y. F. Liu, “A novel EMI filter design method forswitching power supplies,” IEEE Trans. Power Electron., vol. 19, no. 6,pp. 16681678, Nov. 2004.7 R. D. Middlebrook,

21、 “Input filter considerations in design and applicationof switching regulators,” inProc. IEEE Ind. Appl. Soc. Annu. Meeting,1976, pp. 336382.8 F. L. Martin and F. W. Arthur, “Input filter design for multiple-module DCpower systems,”IEEE Trans. Power Electron., vol. 11, no. 3, pp. 472488,May 1996.9 F

22、. C. Lee and Y. Yuan, “Input-filter design for switching regulators,” IEEETrans. Aerosp. Electron. Syst., vol. AES-15, no. 5, pp. 627634, Sep. 1979.10 G. M. Dousoky, M. Shoyama, and T. Ninomiya, “FPGA-based spread-spectrum schemes for conducted-noise mitigation in DCDC power con-verters: Design, imp

23、lementation, and experimental investigation,” IEEETrans.Ind. Electron., vol. 58, no. 2, pp. 429435, Feb. 2011.11 S. Kaboli and J. A. M. Agah, “Application of random PWM technique forreducing the conducted electromagnetic emissions in active filters,” IEEETrans.Ind. Electron., vol. 54, no. 4, pp. 233

24、32343, Aug. 2007.12 L. A. Barragan, D. Navarro, J. Acero, and I. J. M UrrizaBurdio, “FPGAimplementation of a switching frequency modulation circuit for EMI re-duction in resonant inverters for induction heating appliances,” IEEETrans.Ind. Electron., vol. 55, no. 1, pp. 1120, Jan. 2008.13 F. Mihalic

25、and D. Kos, “Reduced conductive EMI in switched-modeDCDC power converters without EMI filters: PWM versus randomizedPWM,”IEEE Trans. Power Electron., vol. 21, no. 6, pp. 17831794, Nov.2006.14 J. Balcells, A. Santolaria, A. Orlandi, D. Gonzales, and J. Gago, “EMIreduction in switched power converters

26、 using frequency modulation tech-niques,”IEEE Trans. Electromagn. Compat., vol. 47, no. 3, pp. 569576,Aug. 2005.15 P. R. Nabhazsanan, T. Warit, W. Khangern, and S. Nitta, “Analysis ofconducted EMI emission on a soft-switched boost converter using a singleswitch,” inProc. 3rd Int. Symp. Electromagn.

27、Compat., May 2124, 2002,pp. 545548.16 A. Jangwanitlert, J. C. Balda, and K. J. Olejniczak, “Analysis of conductedEMI emissions on a soft-switched full bridge dc-dc converter with a fixedswitching frequency,” inProc. 29th Annu. Conf. IEEE Ind. Electron. Soc.,Nov. 26, 2003, vol. 3, pp. 29062910.17 A.

28、Jangwanitlert and J. Songboonkaew, “Evaluation of conducted EMIemissions on ZVZCS PWM DC-DC converters with a fixed switchingfrequency,” inProc. Int. Conf. Power Electron. Drives Syst., Jan. 1618,2006, vol. 1, pp. 119122.18 Z. Dongbing, D. Y. Chen, and F. C. Lee, “An experimental comparisonof conduc

29、ted EMI emissions between a zero-voltage transition circuitand a hard switching circuit,” inProc. 27th Annu. IEEE Power Electron.Specialists Conf., Jun.2327, 1996, vol. 2, pp. 19921997.19 W. Chen, X. Yang, and Z. Wang, “A novel hybrid common-mode EMIfilter with active impedance multiplication,”IEEE

30、Trans. Ind. Electron.,vol. 58, no. 5, pp. 18261834, May 2011.20 S. Wang, Y. Y. Maillet, F. Wang, D. Boroyevich, and R. Burgos, “In-vestigation of hybrid EMI filters for common-mode EMI suppression ina motor drive system,” IEEE Trans. Power Electron., vol. 25, no. 4,pp. 10341045, Apr. 2010.21 W. Chen

31、, X. Yang, and Z. Wang, “An active EMI filtering techniquefor improving passive filter low frequency performance,” IEEE Trans.Electromagn. Compat., vol. 48, no. 1, pp. 172177, Feb. 2006.22 J. Biela, A. Wirthmueller, R. Waespe, M. L. Heldwein, K. Raggl, andJ. W. Kolar, “Passive and active hybrid inte

32、grated EMI filters,” IEEETrans. Power Electron., vol. 24, no. 5, pp. 13401349, May 2009.23 M. U. Iftikhar, D. Sadarnac, and C. Karimi, “Input filter damping designfor control loop stability of DC-DC converters,” inProc. IEEE Int. Symp.Ind. Electron., Jun. 47, 2007, pp. 353358.24 R. Vimala, K. Baskar

33、an, and K. R. Aravind Britto, “Impedance compat-ibility analysis of EMI filter based on circuit model,” in Proc. 10th Int.Conf. Electromagn. Interference Compat., Nov. 2627, 2008, pp. 2732.25 W. Chen, X. Yang, and Z. Wang, “Analysis of insertion loss and impedancecompatibility of hybrid EMI filter b

34、ased on equivalent circuit model,”IEEE Trans. Ind. Electron., vol. 54, no. 4, pp. 20572064, Aug. 2007.26 K. Louati, D. Sadarnac, and C. Karimi, “Input filter influence on the controlstability of DC/DC converters,” inProc. IEEE Int. Symp. Ind. Electron.,May 47, 2004, vol. 2, pp. 11651171.27 B. Choi a

35、nd B. H. Cho, “Intermediate line filter design to meet bothimpedance compatibility and EMI specifications,” IEEE Trans. PowerElectron., vol. 10, no. 5, pp. 583588, Sep. 1995.28 Y. Qiu, H. Liu, and X. Chen, “Digital average current-mode control ofPWM DCDC converters without current sensors,” IEEE Tra

36、ns. Ind.Electron., vol. 57, no. 5, pp. 16701677, May 2010.29 M. Barai, S. Sengupta, and J. Biswas, “Digital controller for DVS-enabledDCDC converter,”IEEE Trans. Power Electron., vol. 25, no. 3, pp. 557573, Mar. 2010.30 A. de Castro and E. Todorovich, “High resolution FPGA DPWM basedon variable clock phase shifting,” IEEE Trans. Power Electron., vol. 25,no. 5, pp. 11151119, May 2010.31 L. Corradini, P. Mattavelli, E. Tedeschi, and D. Trevisan,