實驗二運算器實驗

1、實驗二運算器實驗1.算術(shù)邏輯運算實驗一.實驗?zāi)康?.了解簡單運算器的數(shù)據(jù)傳輸通路。2.驗證運算功能發(fā)生器的組合功能。3.掌握算術(shù)邏輯運算加、減、與的工作原理。4.驗證實驗臺運算的8位加、減、與、直通功能。5.按給定數(shù)據(jù),完成幾種指定的算術(shù)和邏輯運算。二.實驗內(nèi)容1.實驗原理算術(shù)邏輯單元ALU的數(shù)據(jù)通路如圖2-1所示。其中運算器ALU181根據(jù)74LS181的功能用VHDL硬件描述語言編輯而成,構(gòu)成8位字長的ALU。參加運算的兩個8位數(shù)據(jù)分別為A7.0和B7.0,運算模式由S3.0的16種組合決定,而S3.0的值由4位2進制計數(shù)器LPM_COUNTER產(chǎn)生,計數(shù)時鐘是Sclk(圖2-1;此外,設(shè)

2、M=0,選擇算術(shù)運算,M=1為邏輯運算,C N為低位的進位位;F7.0為輸出結(jié)果,C O為運算后的輸出進位位。兩個8位數(shù)據(jù)由總線IN7.0分別通過兩個電平鎖存器74373鎖入,ALU功能如表2-1所示。表2-1 ALU181的運算功能 注1、* 表示每一位都移至下一更高有效位, “+”是邏輯或,“加”是算術(shù)加注2、在借位減法表達上,表2-1與標(biāo)準(zhǔn)的74181的真值表略有不同。三.實驗步驟(1設(shè)計ALU元件在Quartus II 環(huán)境下,用文本輸入編輯器Text Editor輸入ALU181.VHD算術(shù)邏輯單元文件,編譯VHDL文件,并將ALU181.VHD文件制作成一個可調(diào)用的原理圖元件。(2

3、以原理圖方式建立頂層文件工程選擇圖形方式。根據(jù)圖2-1輸入實驗電路圖,從Quartus II的基本元件庫中將各元件調(diào)入圖形編輯窗口、連線,添加輸入輸出引腳。將所設(shè)計的圖形文件ALU.bdf保存到原先建立的文件夾中,將當(dāng)前文件設(shè)置成工程文件,以后的操作就都是對當(dāng)前工程文件進行的。(3器件選擇選擇Cyclone系列,在Devices中選擇器件EP1C6QC240C8。編譯,引腳鎖定,再編譯。引腳鎖定后需要再次進行編譯,才能將鎖定信息確定下來,同時生成芯片編程/配置所需要的各種文件。(4芯片編程Programming(可以直接選擇光盤中的示例已完成的設(shè)計進行驗證實驗打開編程窗口。將配置文件ALU.s

4、of下載進GW48系列現(xiàn)代計算機組成原理系統(tǒng)中的FPGA中。(5選擇實驗系統(tǒng)的電路模式是NO.0,驗證ALU的運算器的算術(shù)運算和邏輯運算功能根據(jù)表2-1,從鍵盤輸入數(shù)據(jù)A7.0和B7.0,并設(shè)置S3.0、M、Cy,驗證ALU 運算器的算術(shù)運算和邏輯運算功能,記錄實驗數(shù)據(jù)。 圖2-1 算術(shù)邏輯單元ALU實驗原理圖四.實驗過程(1按圖2-1所示,在本驗證性示例中用數(shù)據(jù)選擇開關(guān)(鍵3控制的高/低電平選擇總線通道上的8位數(shù)據(jù)進入對應(yīng)的74373中;即首先將鍵3輸入高電平,用鍵2、鍵1分別向A7.0 置數(shù)01010101(55H,這時在數(shù)碼管4/3上顯示輸入的數(shù)據(jù)(55H;然后用鍵3輸入低電平,再用鍵2

5、、鍵1分別向B7.0置數(shù)10101010(AAH,這時在數(shù)碼管2/1上顯示輸入的數(shù)據(jù)(AAH;這時表示在圖2-1中的兩個74373鎖存器中分別被鎖入了加數(shù)55H和被加數(shù)AAH?？呻p擊圖2-1的ALU181元件,了解其VHDL描述。(2設(shè)定鍵8為低電平,即M=0(允許算術(shù)操作,鍵6控制時鐘SCLK,可設(shè)置表2-1的S3.0=0 F?，F(xiàn)連續(xù)按動鍵6,設(shè)置操作方式選擇S3.0=9(加法操作,使數(shù)碼管8顯示9,以驗證ALU的算術(shù)運算功能:當(dāng)鍵7設(shè)置cn=0(最低位無進位時,數(shù)碼管7/6/5=0FF(55H+AAH=0FFH;當(dāng)鍵7設(shè)置cn=1(最低位有進位時,數(shù)碼管7/6/5=100(55H+AAH+

6、1=100H; (3若設(shè)定鍵8為高電平,即M=1,鍵KEY6控制時鐘SCLK,設(shè)置S3.0=0F,KEY7設(shè)置cn=0或cn=1,驗證ALU的邏輯運算功能,并記錄實驗數(shù)據(jù)。表2-2 A7.0,B7.0設(shè)置值檢查 (4 驗證ALU181的算術(shù)運算和邏輯運算功能,ALU181模塊功能可參照表2-1。表2-3給定了寄存器DRl=A7.0和DR2=B7.0的數(shù)據(jù)(十六進制,要求根據(jù)此數(shù)據(jù)對照邏輯功能表所得的理論值(要求課前完成與實驗結(jié)果值進行比較(均采用正邏輯0。(5表2-4列出了8種常用的算術(shù)與邏輯運算要求指定的操作內(nèi)容,正確選擇運算器數(shù)據(jù)通路、控制參數(shù)S3、S2、S1、S0、M,并將實驗結(jié)果值填入

7、括號內(nèi),表中給定原始數(shù)據(jù)DR1=A7.0和DR2=B7.0,以后的數(shù)據(jù)取自前面運算的結(jié)果。表2-3 表2-4 8種常用的算術(shù)與邏輯運算 五.實驗要求1、做好實驗預(yù)習(xí),掌握運算器的數(shù)據(jù)傳送通路和ALU的功能特性,并熟悉本實驗中所用的控制臺開關(guān)的作用和使用方法。2、寫出實驗報告,內(nèi)容是:實驗?zāi)康?按理論分析值填寫好表2-2、表2-3和表2-4,給出對應(yīng)的仿真波形。列表比較實驗數(shù)據(jù)(2的理論分析值與實驗結(jié)果值;并對結(jié)果進行分析。實驗結(jié)果與理論分析值比較,有沒有不同?為什么?通過本實驗,你對運算器ALU有何認(rèn)識,有什么心得體會?六.思考題1.用VHDL實現(xiàn)輸入暫存器74373B的功能,及模式選擇計數(shù)器

8、LPM_COUNTER的功能。2.用VHDL表達整個ALU實驗電路的功能,對電路進行仿真、引腳鎖定、并在實驗臺上實現(xiàn)其功能。3.用VHDL設(shè)計一個簡化的8位alu,具有基本算術(shù)運算(加、減、帶進位加、減功能和邏輯運算(與AND、或OR、異或XOR、非NOT等功能,給出仿真波形,并在實驗臺上實現(xiàn)。4.用VHDL設(shè)計一個16位的ALU,實現(xiàn)基本的算術(shù)邏輯運算,為了節(jié)省邏輯資源,建議使用兩個8位ALU模塊級聯(lián)而成。5.對ALU181進行算術(shù)運算和邏輯運算的功能仿真,并記錄仿真波形。2.帶進位算術(shù)運算實驗一.實驗?zāi)康?.驗證帶進位控制的算術(shù)運算功能發(fā)生器的功能。2.按指定數(shù)據(jù)完幾種指定的算術(shù)運算。二.

9、實驗原理在實驗(1的基礎(chǔ)上增加進位控制電路,將運算器ALU181的進位位送入D鎖存器,由T4和CN控制其寫入,在此,T4是由鍵5產(chǎn)生的脈沖信號,這時,CN的功能是電平控制信號(高電平時,CN有效,控制是否允許將進位信號co加入下一加法周期的最低進位位,從而可實現(xiàn)帶進位控制運算。 圖2-2A 帶進位控制的ALU三.實驗步驟(1根據(jù)電路圖2-2A和波形圖B,首先使鍵5(T4和鍵7(CN=0;鍵8(M和鍵3(A0_B1=1;連續(xù)按鍵6,使產(chǎn)生9個脈沖,這時數(shù)碼管8顯示9(作加法運算;再用鍵2,鍵1輸入加數(shù)9DH(數(shù)碼管4/3顯示9D;(2按鍵3=0,再用鍵2,鍵1輸入被加數(shù)E5H(數(shù)碼管4、3、2、

10、1分別顯示加數(shù)和被加數(shù);再將鍵8(M置0,使ALU作算術(shù)運算,這時可以從數(shù)碼管6,5上看到9DH+E5H=82H(低8位和;(3先將鍵7(CN置為1(允許鎖存ALU的進位,再用鍵5(T4產(chǎn)生一個正脈沖,就能將進位鎖入D觸發(fā)器中:數(shù)碼管7將顯示1,表示加法有進位,并被鎖;同時可以看到此進位被累加,使數(shù)碼管6,5=83H。(4置鍵8=1,在實驗箱上作邏輯運算方面的實驗,給出相應(yīng)的仿真波形圖;(5利用帶進位控制,控制T4,分別由低到高輸入3個8位加數(shù)和被加數(shù),計算24位加法:7AC5E9 H+ BD5AF8H = ?最后按照下表完成實驗,記錄實驗數(shù)據(jù),給出對應(yīng)仿真波形圖。 表2-5四.實驗要求1、做

11、好實驗預(yù)習(xí),掌握帶進位控制的算術(shù)運算功能發(fā)生器的功能特性。2、寫出實驗報告,內(nèi)容是:實驗?zāi)康?按理論分析值填寫表2-5。列表比較實驗數(shù)據(jù)的理論分析值與實驗結(jié)果值;并對結(jié)果進行分析。實驗結(jié)果與理論分析值比較,有沒有不同?為什么?五.附加實驗題和思考題1.帶進位運算與不帶進位運算有何區(qū)別?2.如何實現(xiàn)帶進位運算,將上一次運算的進位位用于下一次的運算當(dāng)中,并實現(xiàn)多個8位數(shù)據(jù)的(如兩個24位數(shù)據(jù)的加法運算?在控制電上應(yīng)作怎樣的改動?給出24位加法詳細的仿真波形圖。 圖2-2B帶進位控制的ALU的仿真波形3. 移位運算器實驗一.實驗?zāi)康?. 驗證移位控制的組合功能。二.實驗原理1、移位運算實驗原理圖如圖

12、2-3所示。移位運算器SHEFT使用VHDL語言編寫,其輸入/輸出端分別與鍵盤/顯示器LED連接。移位運算器是時序電路,在時鐘信號到來時狀態(tài)產(chǎn)生變化,CLK為其時鐘脈沖。由S0、S1、M控制移位運算的功能狀態(tài),具有數(shù)據(jù)裝入、數(shù)據(jù)保持、循環(huán)右移、帶進位循環(huán)右移,循環(huán)左移、帶進位循環(huán)左移等功能。移位運算器的具體功能見表2-7所示:2、電路連接、輸入數(shù)據(jù)的按鍵、輸出顯示數(shù)碼管的定義如圖2-3右上角所示。CLK時鐘脈沖,通過鍵5產(chǎn)生01;M 工作模式,M=1時帶進位循環(huán)移位,由鍵8控制;C0 允許帶進位移位輸入,由鍵7控制;S 移位模式03,由鍵6控制,顯示在數(shù)碼管LED8上;D7.0 移位數(shù)據(jù)輸入,

13、由鍵(2和1控制,顯示在數(shù)碼管(2和1上;QB7.0移位數(shù)據(jù)輸出,顯示在數(shù)碼管(6和5上;CN移位數(shù)據(jù)輸出進位,顯示在數(shù)碼管(7上;三.實驗步驟(1實驗臺選擇模式0、下載(Configure到實驗臺;示例工程文件是1SHEFT.bdf,(2鍵入待移位數(shù)據(jù)。通過鍵盤鍵1、鍵2向D7.0置數(shù)01101011(6BH,顯示在數(shù)碼管2和1。(3將D7.0裝入移位運算器QB7.0。鍵6設(shè)置(S1,S0=3,鍵8設(shè)置M=0,(S&M=6,允許加載待移位數(shù)據(jù),顯示于數(shù)碼8;此時用鍵5產(chǎn)生CLK(0-1-0,將數(shù)據(jù)裝入(加載進移位寄存器,顯示在數(shù)碼管6和5。(4對輸入數(shù)據(jù)進行移位運算。再用鍵6設(shè)置為(S1,S0=2(S&M=4,顯示于數(shù)碼8,允許循環(huán)右移;連續(xù)按鍵5,產(chǎn)生CLK,輸出結(jié)果QB7.0(顯示在數(shù)碼管6和5將發(fā)生變化:6BHB5HDAH,(5鍵8設(shè)置M=1(允許帶進位循環(huán)右移,觀察帶進位移位允許控制C0的置位與清零對移位的影響;(6根據(jù)表2-7,通過設(shè)置(M、S1、S0驗證移位運算的帶進位和不帶進位移位功能。四.實驗要求1、做好實驗預(yù)習(xí),掌握帶進位控制的算術(shù)運算功能發(fā)生器的功能特性。2