硬體結(jié)構(gòu)介紹SPCEA單片機

1、2SPCE061A單片機簡介3SPCE061A為凌陽科技新推出的unSPunSP內(nèi)核的高集成度，高性能十六位單片機。下面我們將從總體去了解一下這款單片機的硬件結(jié)構(gòu)；另外我們還將介紹SPCE061A的一些基礎(chǔ)硬件模塊。4 16位的高性能unspunsp內(nèi)核單片機 CPU時鐘范圍：0.32MHz49Mz 片內(nèi)32k字的Flash程序存儲器、2k字的SRAM數(shù)據(jù)存儲器 2個16位I/O端口 14個中斷源 1通道專用音頻AD轉(zhuǎn)換通道 7通道AD轉(zhuǎn)換通道5 內(nèi)置MIC放大電路和自動增益(AGC)放大電路 2路電流輸出型的DA轉(zhuǎn)換通道 2個16位通用定時器/計數(shù)器 實時實鐘（RTCRTC） 低電壓復(fù)位、低

2、電壓監(jiān)測 內(nèi)置在線仿真接口（ICEICE） 具有保密功能 具有WatchDog功能6雙16位定時器/計數(shù)器7通道10位ADC單通道ADC+AGCCPU時鐘實時時鐘FLASHRAM時基中斷控制IOA15 - 0IOB15 - 0鎖相環(huán)振蕩器IOB0 (SCK)IOB1(SDA)低電壓監(jiān)測/低電壓復(fù)位雙通道10位DAC串行輸入輸出接口AUD1AUD2MIC_IN32 管腳通用輸入輸出端口16 位微位微控制器控制器unSP+ICEXI/RXOICE_SCKICE_SDAICE_ENCPVIOB7（RXD）IOB10（TXD）串行異步通訊接口Watchdog雙16位定時器/計數(shù)器7通道10位ADC單通

3、道ADC+AGCCPU時鐘實時時鐘FLASHRAM時基中斷控制IOA15 - 0IOB15 - 0鎖相環(huán)振蕩器IOB0 (SCK)IOB1(SDA)低電壓監(jiān)測/低電壓復(fù)位雙通道10位DAC串行輸入輸出接口AUD1AUD2MIC_IN32 管腳通用輸入輸出端口16 位微位微控制器控制器unSP+ICEXI/RXOICE_SCKICE_SDAICE_ENCPVIOB7（RXD）IOB10（TXD）串行異步通訊接口Watchdog7 2K SRAM 2K SRAM中斷向量中斷向量0X00000X00000XFFF60XFFF60X07FF0X07FF0X08000X0800保留空間保留空間0X6FF

4、F0X6FFF0X70000X7000I/O端口I/O端口系統(tǒng)端口系統(tǒng)端口0X7FFF0X7FFF0X80000X80000XFFF50XFFF50XFFFF0XFFFF32K FLASH ROM32K FLASH ROMRAM、ROM統(tǒng)一編址。2K word的SRAM。片內(nèi)32K Word Flash ROM。8 堆棧為一種能按“先進后出”或“后進先出”規(guī)律存取數(shù)據(jù)的RAM區(qū)域，常稱為堆棧區(qū)。 堆棧有棧底和棧頂之分，棧底有棧底地址標(biāo)識，一般都是不變的，而棧頂一般由寄存器SP保存，故又稱SP為堆棧寄存器。 常用于寄存器的保護、數(shù)據(jù)的保護，以及函數(shù)調(diào)用時參數(shù)傳遞等。棧頂棧頂棧底棧底0 x07ff

5、0 x0000堆棧生長方向push后SP-1POP前SP+1 最大容量為2k字 地址范圍為0X07FF到0X0000的SRAMSRAM SPSP初始化為0 x07FF SP生長方向為從高地址到低位地址932K字的Flash被劃分為128個頁(每個頁存儲容量為256個字)，它們在CPU正常運行狀態(tài)下均可通過程序擦除或?qū)懭?。程序?qū)lash的操作主要是通過寄存器0 x7555 P_Flash_CtrlP_Flash_Ctrl以及目標(biāo)Flash的操作；這樣可以對Flash進行頁擦除、寫入一字、寫入多字的動作。10在了解了SPCE061A的特點后，下面將分別介紹SPCE061A的各個硬件功能模塊。介紹

6、其硬件功能模塊時，會介紹到各個硬件功能模塊所對應(yīng)的控制寄存器；實際上，在使用SPCE061A時，就是通過對其各控制寄存器的讀寫來實現(xiàn)的，正如前面的P_Flash_CtrlP_Flash_Ctrl。1112SPCE061A時鐘電路采用晶體振蕩器。右圖為SPCE061A時鐘電路的接線圖。外接晶振采用32768Hz。13 PLL電路的作用是將系統(tǒng)提供的實時時鐘的基頻(32768Hz)進行倍頻，輸出系統(tǒng)時鐘：FoscFosc鎖相環(huán)（PLL）系統(tǒng)時鐘發(fā)生器頻率：20.48M,24.576M,20.48M,24.576M,32.768M,40.96M,49.152M32.768M,40.96M,49.15

7、2M32768Hz晶振Fosc(默認(rèn)值24.576MHz)系統(tǒng)時鐘選頻P_SystemClock單元的第7,6,5位b7b7b6b6b5b514SPCE061A片內(nèi)集成了PLLPLL電路，只需在外圍接上簡單的電路就可以使片內(nèi)PLL電路正常工作了，如下圖所示： VCPVCP以及VSSVSS分別為 SPCE061A的PLL引腳。PLLC10104R23.3KC33300pVCPVSS1532768的實時時鐘經(jīng)過PLL倍頻電路產(chǎn)生系統(tǒng)時鐘頻率(Fosc)，F(xiàn)osc再經(jīng)過分頻得到CPU時鐘頻率(CPUCLK)。Fosc/nFosc/nn:1,2,4,8,16,32,64CPU時鐘（默認(rèn)值：Fosc/8

8、）Fosc(默認(rèn)值24.576Hz)系統(tǒng)時鐘選頻P_SystemClock單元的第2,1,0位b2b2b1b1b0b01632768Hz RTC振蕩器有兩種工作方式：強振模式和自動弱振模式。P_SystemClock(7013H)單元控制著系統(tǒng)時鐘和CPU時鐘。第02位：用來改變CPUCLK；第57位：可以改變系統(tǒng)時鐘的頻率；第4位：在睡眠狀態(tài)下，通過設(shè)置該位可以接通或關(guān)閉32768Hz實時時鐘。171：只有當(dāng)b0b2同時被置為“1”時(即睡眠狀態(tài))b4設(shè)置才有效。b15b8b7b5b4 1b3b2b1 b0PLL頻率選擇32768Hz睡眠狀態(tài) 32768Hz方式選擇CPU時鐘選擇1：在睡眠狀

9、態(tài)下，32768Hz時鐘仍處于工作狀態(tài)(默認(rèn))0：在睡眠狀態(tài)下，32768H時鐘被關(guān)閉1：32768Hz時鐘處強振模式 0：32768Hz時鐘處自動弱振模式(默認(rèn))18b2b1 b0CPUCLK000Fosc001Fosc/2010Fosc/4011Fosc/8100Fosc/16101Fosc/32110Fosc/64111停止(睡眠狀態(tài))19b7b6b5Fosc00020.48MHz00124.576MHz01032.768MHz01140.96MHz1-49.152MHzP_SystemClock b7b5位2032768Hz RTCRTC（Real Time Clock）片內(nèi)PLL倍頻

10、RTC 提供FoscFoscFosc分頻，最終提供CPUCLKCPUCLK鎖相環(huán)（PLL）系統(tǒng)時鐘發(fā)生器頻率：20.48M,24.576M,20.48M,24.576M,32.768M,40.96M,49.152M32.768M,40.96M,49.152M32768Hz晶振Fosc(默認(rèn)值24.576MHz)系統(tǒng)時鐘選頻P_SystemClock單元的第7,6,5位b7b7b6b6b5b5Fosc/nFosc/nn:1,2,4,8,16,32,64CPU時鐘（默認(rèn)值：Fosc/8）Fosc(默認(rèn)值24.576Hz)系統(tǒng)時鐘選頻P_SystemClock單元的第2,1,0位b2b2b1b1b0

11、b032768Hz RTCRTC（Real Time Clock）片內(nèi)PLL倍頻RTC 提供FoscFoscFosc分頻，最終提供CPUCLKCPUCLK21什么是看門狗（Watchdog）： 一般MCU的看門狗相當(dāng)于一個定時器，如果每隔一定時間不刷新定時器，它將溢出；而且大多數(shù)情況下溢出將復(fù)位系統(tǒng)。有什么用：錯誤恢復(fù)的“最后手段”；降低間歇故障的有效手段；提高整個系統(tǒng)的可靠性。22SPCE061A的清狗周期為0.750.75S S；清看門狗操作寄存器： P_Watchdog_Clear(0 x0 x7012H7012H)清狗操作： 在每個0.75S的清狗周期里P_Watchdog_Clear

12、寫入0 0 x0001x0001。2324可通過編程設(shè)置低電壓監(jiān)測（LVD）具有低電壓復(fù)位功能（LVR） 目的是為了通過對系統(tǒng)的電源電壓進行監(jiān)控，而使系統(tǒng)運行在一個正常、可靠的工作環(huán)境，并在一旦出現(xiàn)電源異常的情況下能立即采取相應(yīng)的措施，使系統(tǒng)及時恢復(fù)正常。 25系統(tǒng)電壓VDD與內(nèi)部設(shè)定比較電壓VLVD比較： VDDVLVD LVD監(jiān)測標(biāo)志位=0 VDDVLVD LVD監(jiān)測標(biāo)志位=13級電壓監(jiān)測 2.4V、2.8V、3.2 （通過對通過對P_LVD_Ctrl的設(shè)置）的設(shè)置）26P_LVD_Ctrl(P_LVD_Ctrl(讀/ /寫)(7019)(7019H)H) b1b0LVD level (VLVD)002.4V* (Default)012.8V103.2V273.2V2.8V2.2V(LVR)LVDb1 b0 of P_LVD_Ctrl(W)($7019H)LVR100100Result of LVD2.4V28通過某種方式，使單片機內(nèi)存各寄存器的值變?yōu)槌跏嫉牟僮鞣Q為復(fù)位。SPCE061A的復(fù)位方式為低電壓復(fù)位。29如果電源電壓低于2.2V時，會在4個時鐘周期之后產(chǎn)生一個復(fù)位信號，使系統(tǒng)復(fù)位。LVR時序如圖所示。30如果希望將內(nèi)部的閃存進行保密設(shè)定，可將PFUSE接5V, PVIN