六章存儲(chǔ)器系統(tǒng)ppt課件

1、主講:馬興錄第六章第六章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)教學(xué)目的和要求教學(xué)目的和要求v 經(jīng)過本章的學(xué)習(xí)，使學(xué)生掌握存儲(chǔ)器的根本概念，掌握存經(jīng)過本章的學(xué)習(xí)，使學(xué)生掌握存儲(chǔ)器的根本概念，掌握存儲(chǔ)器的構(gòu)造、分類及常用的存儲(chǔ)器芯片的擴(kuò)展，并掌握存儲(chǔ)器的構(gòu)造、分類及常用的存儲(chǔ)器芯片的擴(kuò)展，并掌握存儲(chǔ)器與儲(chǔ)器與CPU的銜接方法。的銜接方法。重點(diǎn)與難點(diǎn)重點(diǎn)與難點(diǎn)本章主要內(nèi)容本章主要內(nèi)容6.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)6.2 常用存儲(chǔ)器常用存儲(chǔ)器6.1 概述概述 存儲(chǔ)器存儲(chǔ)器Memory是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。計(jì)算是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息

2、，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)轉(zhuǎn)結(jié)果和最終運(yùn)轉(zhuǎn)結(jié)機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)轉(zhuǎn)結(jié)果和最終運(yùn)轉(zhuǎn)結(jié)果都保管在存儲(chǔ)器中。果都保管在存儲(chǔ)器中。 本章主要引見計(jì)算機(jī)存儲(chǔ)器系統(tǒng)的構(gòu)造、類型，給出一些常用根本存儲(chǔ)元件的本章主要引見計(jì)算機(jī)存儲(chǔ)器系統(tǒng)的構(gòu)造、類型，給出一些常用根本存儲(chǔ)元件的電路構(gòu)造，重點(diǎn)引見一些常用存儲(chǔ)器芯片的擴(kuò)展，以及怎樣與電路構(gòu)造，重點(diǎn)引見一些常用存儲(chǔ)器芯片的擴(kuò)展，以及怎樣與CPU進(jìn)展銜接。進(jìn)展銜接。6.4 存儲(chǔ)器與存儲(chǔ)器與CPU的銜接的銜接6.1 概述概述存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)根本概念根本概念性能目的性能目的組成構(gòu)造組成構(gòu)造層次構(gòu)造層次構(gòu)造分類分類 6.1

3、.1存儲(chǔ)系統(tǒng)的層次構(gòu)造存儲(chǔ)系統(tǒng)的層次構(gòu)造v 計(jì)算機(jī)系統(tǒng)中，根據(jù)各種存儲(chǔ)器的存儲(chǔ)容量、存取速度和計(jì)算機(jī)系統(tǒng)中，根據(jù)各種存儲(chǔ)器的存儲(chǔ)容量、存取速度和價(jià)錢比的不同，將它們按照一定的體系構(gòu)造組織起來，使價(jià)錢比的不同，將它們按照一定的體系構(gòu)造組織起來，使所存放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲(chǔ)器中，所存放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲(chǔ)器中，構(gòu)成多級(jí)存儲(chǔ)體系。構(gòu)成多級(jí)存儲(chǔ)體系。 v 三層存儲(chǔ)體系構(gòu)造三層存儲(chǔ)體系構(gòu)造 v 整體而言，存儲(chǔ)系統(tǒng)主要有兩個(gè)層次，即整體而言，存儲(chǔ)系統(tǒng)主要有兩個(gè)層次，即Cache-主存層主存層次和主存次和主存-外存層次外存層次 v Cache-主存層次主要處理主存層次

4、主要處理CPU和主存之間的速度差別問題。在和主存之間的速度差別問題。在CPU和主存之間設(shè)置存取速度最快、容量小的高速緩沖存儲(chǔ)器和主存之間設(shè)置存取速度最快、容量小的高速緩沖存儲(chǔ)器(Cache)，就能較好地處理存取速度問題，提高整機(jī)的運(yùn)算速度。就能較好地處理存取速度問題，提高整機(jī)的運(yùn)算速度。vCache-主存層次主存層次v主存主存-外存層次外存層次v 主存主存-輔存層次處理的是存儲(chǔ)器的大容量要求和低本錢之間的矛盾。輔存層次處理的是存儲(chǔ)器的大容量要求和低本錢之間的矛盾。現(xiàn)代操作系統(tǒng)的構(gòu)成和開展使得程序員擺脫了主存、輔存之間的地現(xiàn)代操作系統(tǒng)的構(gòu)成和開展使得程序員擺脫了主存、輔存之間的地址人工定位，經(jīng)過

5、軟件、硬件結(jié)合，把主存和輔存一致成了一個(gè)整址人工定位，經(jīng)過軟件、硬件結(jié)合，把主存和輔存一致成了一個(gè)整體，程序員可以利用比主存實(shí)踐容量大得多的邏輯地址編寫程序。體，程序員可以利用比主存實(shí)踐容量大得多的邏輯地址編寫程序。隨著這種系統(tǒng)的開展和完善，逐漸構(gòu)成了如今廣泛運(yùn)用的虛擬存儲(chǔ)隨著這種系統(tǒng)的開展和完善，逐漸構(gòu)成了如今廣泛運(yùn)用的虛擬存儲(chǔ)系統(tǒng)。系統(tǒng)。 6.1.1存儲(chǔ)系統(tǒng)的層次構(gòu)造存儲(chǔ)系統(tǒng)的層次構(gòu)造 6.1.2半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類v 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)可分為：按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)可分為： v 磁芯存儲(chǔ)器磁芯存儲(chǔ)器v 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器v 光電存儲(chǔ)器光電存儲(chǔ)器v 磁

6、膜磁膜v 磁泡磁泡v 其它磁外表存儲(chǔ)器其它磁外表存儲(chǔ)器v 光盤存儲(chǔ)器等光盤存儲(chǔ)器等 v 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 雙極型雙極型靜態(tài)靜態(tài)RAMSRAM動(dòng)態(tài)動(dòng)態(tài)RAMDRAMMOS型型可編程的可編程的PROM只可寫入一次只可寫入一次可擦除可編程可擦除可編程ROM光擦除的光擦除的EPROM電擦除的電擦除的EEPROM掩膜式的掩膜式的ROM不可寫入不可寫入半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器只讀存儲(chǔ)器ROMv 普通情況下，一個(gè)存儲(chǔ)器系統(tǒng)由存儲(chǔ)體、地址譯碼電路、控制電路等組成 6.1.3存儲(chǔ)器的根本組成存儲(chǔ)器的根本組成v 典型典型RAM構(gòu)造表示圖構(gòu)造表示圖 1

7、存儲(chǔ)體存儲(chǔ)體 6.1.3存儲(chǔ)器的根本組成存儲(chǔ)器的根本組成v 存儲(chǔ)體是存儲(chǔ)器系統(tǒng)的主體，存儲(chǔ)體由根本存儲(chǔ)單元組成。存儲(chǔ)體是存儲(chǔ)器系統(tǒng)的主體，存儲(chǔ)體由根本存儲(chǔ)單元組成。v 一個(gè)根本存儲(chǔ)單元可以保管一位二進(jìn)制信息一個(gè)根本存儲(chǔ)單元可以保管一位二進(jìn)制信息v 存儲(chǔ)體的容量，普通用存儲(chǔ)體的容量，普通用MN來表示來表示v M通常指存儲(chǔ)單元的個(gè)數(shù)，通常指存儲(chǔ)單元的個(gè)數(shù)，M的大小決議了地址線的條數(shù)的大小決議了地址線的條數(shù)Lv N表示每一個(gè)存儲(chǔ)單元所能保管的二進(jìn)制位數(shù)，通常決議了存儲(chǔ)器數(shù)表示每一個(gè)存儲(chǔ)單元所能保管的二進(jìn)制位數(shù)，通常決議了存儲(chǔ)器數(shù)據(jù)線的位數(shù)。據(jù)線的位數(shù)。v地址譯碼器的作用就是用來接納地址譯碼器的作用就

8、是用來接納 CPU 送來的地址信號(hào)并對它進(jìn)展譯碼，選送來的地址信號(hào)并對它進(jìn)展譯碼，選擇與此地址碼相對應(yīng)的存儲(chǔ)單元，以便對該單元進(jìn)展讀寫操作。擇與此地址碼相對應(yīng)的存儲(chǔ)單元，以便對該單元進(jìn)展讀寫操作。2地址譯碼器地址譯碼器v存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。v單譯碼方式又稱字構(gòu)造，適用于小容量存儲(chǔ)器。單譯碼方式又稱字構(gòu)造，適用于小容量存儲(chǔ)器。v在雙譯碼構(gòu)造中，將地址譯碼器分成兩部分，即行譯碼器在雙譯碼構(gòu)造中，將地址譯碼器分成兩部分，即行譯碼器 (又叫又叫 X 譯碼器譯碼器) 和列譯碼器和列譯碼器 (又叫又叫 Y 譯碼器譯碼器) 。X

9、譯碼器輸出行地址選擇信譯碼器輸出行地址選擇信號(hào)，號(hào)，Y譯碼器輸出列地址選擇信號(hào)。行列選擇線交叉處即為所選中譯碼器輸出列地址選擇信號(hào)。行列選擇線交叉處即為所選中的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。的內(nèi)存單元，這種方式的特點(diǎn)是譯碼輸出線較少。 v主要用于選中存儲(chǔ)器芯片，執(zhí)行讀寫操作。主要用于選中存儲(chǔ)器芯片，執(zhí)行讀寫操作。 片選信號(hào)用以實(shí)現(xiàn)芯片片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對于一個(gè)芯片來講，只需當(dāng)片選信號(hào)有效時(shí)，才干對其進(jìn)的選擇。對于一個(gè)芯片來講，只需當(dāng)片選信號(hào)有效時(shí)，才干對其進(jìn)展讀展讀/寫操作。片選信號(hào)普通由地址譯碼器的輸出及一些控制信號(hào)來寫操作。片選信號(hào)普通由地址譯碼器的輸出及一些控制信號(hào)

10、來構(gòu)成，而讀構(gòu)成，而讀/寫控制電路那么用來控制對芯片的讀寫控制電路那么用來控制對芯片的讀/寫操作。寫操作。 3控制電路控制電路 6.1.4存儲(chǔ)器的主要技術(shù)目的存儲(chǔ)器的主要技術(shù)目的v 存儲(chǔ)器的類型不同，其性能目的也不一樣，在構(gòu)成微機(jī)系統(tǒng)時(shí)需求全存儲(chǔ)器的類型不同，其性能目的也不一樣，在構(gòu)成微機(jī)系統(tǒng)時(shí)需求全面思索。通常衡量一個(gè)存儲(chǔ)器的性能目的主要有存儲(chǔ)容量、存取時(shí)間、面思索。通常衡量一個(gè)存儲(chǔ)器的性能目的主要有存儲(chǔ)容量、存取時(shí)間、可靠性、集成度和功耗等。可靠性、集成度和功耗等。 存儲(chǔ)容量存儲(chǔ)容量 v 存儲(chǔ)器的容量指的是存儲(chǔ)器所能包容的最大字節(jié)數(shù)，存儲(chǔ)器容量越大，存儲(chǔ)存儲(chǔ)器的容量指的是存儲(chǔ)器所能包容的最

11、大字節(jié)數(shù)，存儲(chǔ)器容量越大，存儲(chǔ)的信息量也就越大，計(jì)算機(jī)運(yùn)轉(zhuǎn)的速度也就越快。的信息量也就越大，計(jì)算機(jī)運(yùn)轉(zhuǎn)的速度也就越快。v 不同的存儲(chǔ)器芯片，其容量不一樣。通常用多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元不同的存儲(chǔ)器芯片，其容量不一樣。通常用多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)多少位來表示。例如，靜態(tài)存儲(chǔ)多少位來表示。例如，靜態(tài)RAM6264的容量為的容量為8KB8bit。v 常用的計(jì)量存儲(chǔ)空間的單位有常用的計(jì)量存儲(chǔ)空間的單位有GB、KB、MB。 存取周期存取周期 v 存儲(chǔ)器的存取周期是指從接納到地址，到實(shí)現(xiàn)一次完好的讀出和寫入數(shù)據(jù)的存儲(chǔ)器的存取周期是指從接納到地址，到實(shí)現(xiàn)一次完好的讀出和寫入數(shù)據(jù)的時(shí)間稱為存取周

12、期，是存儲(chǔ)器進(jìn)展延續(xù)讀和寫操作所允許的最短時(shí)間間隔。時(shí)間稱為存取周期，是存儲(chǔ)器進(jìn)展延續(xù)讀和寫操作所允許的最短時(shí)間間隔。v 在普通情況下，存取周期越短，計(jì)算機(jī)運(yùn)轉(zhuǎn)的速度才干越快。在普通情況下，存取周期越短，計(jì)算機(jī)運(yùn)轉(zhuǎn)的速度才干越快。v 半導(dǎo)體雙極型存儲(chǔ)器的存取周期普通為幾至幾百納秒，半導(dǎo)體雙極型存儲(chǔ)器的存取周期普通為幾至幾百納秒，MOS型存儲(chǔ)器的存取型存儲(chǔ)器的存取周期普通為十幾至幾百納秒，例如常用的周期普通為十幾至幾百納秒，例如常用的HM6225632 K8的存取周期的存取周期為為120ns200 ns。集成度集成度v 存儲(chǔ)器芯片的集成度越高，構(gòu)成一樣容量的存儲(chǔ)器的芯片數(shù)就越少。存儲(chǔ)器芯片的集成

13、度越高，構(gòu)成一樣容量的存儲(chǔ)器的芯片數(shù)就越少。v 半導(dǎo)體存儲(chǔ)器的集成度常以半導(dǎo)體存儲(chǔ)器的集成度常以“位片表示，也可以用位片表示，也可以用“字節(jié)片表示字節(jié)片表示v MOS型存儲(chǔ)器的集成度高于雙極型存儲(chǔ)器，動(dòng)態(tài)存儲(chǔ)器的集成度高于靜態(tài)存型存儲(chǔ)器的集成度高于雙極型存儲(chǔ)器，動(dòng)態(tài)存儲(chǔ)器的集成度高于靜態(tài)存儲(chǔ)器。儲(chǔ)器。 可靠度可靠度v 通常采用平均缺點(diǎn)間隔時(shí)間通常采用平均缺點(diǎn)間隔時(shí)間MTBF來表示，目前所用的半導(dǎo)體存儲(chǔ)器芯來表示，目前所用的半導(dǎo)體存儲(chǔ)器芯片的平均缺點(diǎn)間隔時(shí)間片的平均缺點(diǎn)間隔時(shí)間MTBF大約是大約是51061108小時(shí)左右。小時(shí)左右。 v運(yùn)用功耗低的存儲(chǔ)器芯片構(gòu)成存儲(chǔ)器系統(tǒng)，不僅可以減少對電源容量

14、的要運(yùn)用功耗低的存儲(chǔ)器芯片構(gòu)成存儲(chǔ)器系統(tǒng)，不僅可以減少對電源容量的要求，而且還可以提高存貯系統(tǒng)的可靠性。求，而且還可以提高存貯系統(tǒng)的可靠性。功耗功耗v半導(dǎo)體存儲(chǔ)器屬于大規(guī)模集成電路，集成度高，體積小，但是散熱不容易，半導(dǎo)體存儲(chǔ)器屬于大規(guī)模集成電路，集成度高，體積小，但是散熱不容易，因此在保證速度的前提下應(yīng)盡量減小功耗。因此在保證速度的前提下應(yīng)盡量減小功耗。v普通而言，普通而言，MOS型存儲(chǔ)器的功耗小于一樣容量的雙極型存儲(chǔ)器。型存儲(chǔ)器的功耗小于一樣容量的雙極型存儲(chǔ)器。 6.1.4存儲(chǔ)器的主要技術(shù)目的存儲(chǔ)器的主要技術(shù)目的 6.2常用存儲(chǔ)器常用存儲(chǔ)器1、靜態(tài)隨機(jī)存儲(chǔ)器、靜態(tài)隨機(jī)存儲(chǔ)器SRAM 6.2

15、.1 RAM隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器v 靜態(tài)靜態(tài)RAM的存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)的存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。信息穩(wěn)定。v 由于靜態(tài)由于靜態(tài)RAM的根本存儲(chǔ)電路中管子數(shù)目的根本存儲(chǔ)電路中管子數(shù)目較多，故集成度較低。較多，故集成度較低。 v 右圖是一個(gè)右圖是一個(gè)6管構(gòu)造的靜態(tài)存儲(chǔ)器管構(gòu)造的靜態(tài)存儲(chǔ)器的存儲(chǔ)單元電路。的存儲(chǔ)單元電路。v 任務(wù)原理任務(wù)原理 2、動(dòng)態(tài)隨機(jī)存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAMv 動(dòng)態(tài)動(dòng)態(tài)RAM有有4管動(dòng)態(tài)管動(dòng)態(tài)RAM，3管動(dòng)態(tài)管動(dòng)態(tài)RAM和和單管動(dòng)態(tài)單管動(dòng)態(tài)RAM。v 圖圖6.5是單管是單管DRAM的存儲(chǔ)單元的線路。它的存儲(chǔ)單元的線路。它由一個(gè)晶體管和一個(gè)電容組成。由一個(gè)

16、晶體管和一個(gè)電容組成。 v 為了節(jié)省面積，單管存儲(chǔ)器電荷的電容不能為了節(jié)省面積，單管存儲(chǔ)器電荷的電容不能夠做得很大，普通比數(shù)據(jù)線上的分布電容夠做得很大，普通比數(shù)據(jù)線上的分布電容Cd小，因此每次讀出后，存儲(chǔ)內(nèi)容就被破壞，小，因此每次讀出后，存儲(chǔ)內(nèi)容就被破壞，必需采取刷新技術(shù)恢復(fù)原來的信息。必需采取刷新技術(shù)恢復(fù)原來的信息。 v DRAMDRAM需求不斷的刷新，才干保管數(shù)據(jù)，需求不斷的刷新，才干保管數(shù)據(jù)，SRAMSRAM那么不需求刷新電路。那么不需求刷新電路。v DRAMDRAM運(yùn)用簡單的單管單元作為存儲(chǔ)單元，因此，每片存儲(chǔ)容量大，約運(yùn)用簡單的單管單元作為存儲(chǔ)單元，因此，每片存儲(chǔ)容量大，約是是SRA

17、MSRAM的的4 4倍。倍。v DRAMDRAM的行列地址通常是復(fù)用的，所以其引腳數(shù)比的行列地址通常是復(fù)用的，所以其引腳數(shù)比SRAMSRAM要少很多，封裝要少很多，封裝尺寸也比較小。尺寸也比較小。v DRAMDRAM的價(jià)錢比較廉價(jià)，大約只需的價(jià)錢比較廉價(jià)，大約只需SRAM SRAM 的的1/41/4，由于運(yùn)用動(dòng)態(tài)元件，由于運(yùn)用動(dòng)態(tài)元件，DRAMDRAM功耗也只需功耗也只需SRAMSRAM的的1/61/6。因此，。因此，DRAMDRAM得到了廣泛的運(yùn)用，它的存得到了廣泛的運(yùn)用，它的存取速度和存儲(chǔ)容量正在不斷地改良提高。取速度和存儲(chǔ)容量正在不斷地改良提高。 SRAM與與DRAM比較比較3、常用、常

18、用SRAM芯片芯片v SRAMSRAM的型號(hào)主要有：的型號(hào)主要有：2114(1K2114(1K4 4位位) )、6116(2K6116(2K8 8位位) )、626462648K8K8 8、622566225632K32K8 8等。等。 Intel 2114 SRAM v 采用采用18引腳封裝，其容量為引腳封裝，其容量為1K4位，位，+5V電源。電源。v 主要引腳有：主要引腳有：10根地址線根地址線A9A0，4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1，寫允許信號(hào)，寫允許信號(hào)和選片信號(hào)。和選片信號(hào)。Intel 2114 SRAM v其內(nèi)部構(gòu)造如右圖所示，主要包括存儲(chǔ)矩陣、其內(nèi)部構(gòu)造如右圖所示，主要包括存

19、儲(chǔ)矩陣、地址譯碼器、地址譯碼器、I/O 控制電路、片選及讀控制電路、片選及讀/寫控制寫控制電路等組成。電路等組成。v存儲(chǔ)矩陣是數(shù)據(jù)存儲(chǔ)主體，存儲(chǔ)矩陣是數(shù)據(jù)存儲(chǔ)主體，Intel 2114內(nèi)部共內(nèi)部共有有 4096個(gè)存儲(chǔ)電路，排成個(gè)存儲(chǔ)電路，排成 6464 的短陣方式。的短陣方式。v地址譯碼器的輸入為地址譯碼器的輸入為10根線，采用兩級(jí)譯碼方根線，采用兩級(jí)譯碼方式，其中式，其中6根用于行譯碼，根用于行譯碼， 4根用于列譯碼。根用于列譯碼。I/O 控制電路分為輸入數(shù)據(jù)控制電路和列控制電路分為輸入數(shù)據(jù)控制電路和列I/O電電路，用于對信息的輸入輸出進(jìn)展緩沖和控制。路，用于對信息的輸入輸出進(jìn)展緩沖和控制。

20、v片選及讀片選及讀/寫控制電路用于實(shí)現(xiàn)對芯片的選擇寫控制電路用于實(shí)現(xiàn)對芯片的選擇及讀寫控制。及讀寫控制。 v 當(dāng)器件要進(jìn)展讀操作時(shí)，首先輸入要讀出單元的地址碼A0A9，并使1，假設(shè)0，那么所選存儲(chǔ)單元內(nèi)容4位就會(huì)經(jīng)過三態(tài)輸出緩沖器，送到數(shù)據(jù)輸入輸出引腳I/O0I/O3上。v 當(dāng)器件要進(jìn)展寫操作時(shí)，在I/O0I/O3端輸入要寫入的數(shù)據(jù)，在A0A9加載地址碼，使控制信號(hào)0，0，那么會(huì)完成一次寫入操作。2114 讀寫操作讀寫操作3、常用、常用DRAM芯片芯片v DRAM的型號(hào)主要有：的型號(hào)主要有：2164(64K1位位)、411616K1、446464K4等。等。 Intel 2164 SRAM v

21、 Intel 2164 DRAM 芯片采用芯片采用16引腳封裝，引腳封裝，其容量為其容量為64K1位，位，+5V電源，芯片引電源，芯片引腳圖如圖腳圖如圖6.8所示。所示。v Intel 2164 DRAM 芯片主要引腳有：芯片主要引腳有：8根地址線根地址線A7A0、數(shù)據(jù)輸入線、數(shù)據(jù)輸入線Din、數(shù)據(jù)輸出線、數(shù)據(jù)輸出線Dout、讀寫、讀寫允許信號(hào)允許信號(hào) 、行地址選通訊號(hào)、行地址選通訊號(hào) 和列選通訊號(hào)和列選通訊號(hào) 。 WEWERASCASCAS圖6.8 Intel 2164 引腳圖12345678161514131211VSSNCDOUTA7A6DINWERASA0A1A2VDDA5Intel2

22、164109A4A3CASv 2164A的容量為64K1，即65536個(gè)存儲(chǔ)單元，每個(gè)單元只需1位數(shù)據(jù)，而通常8位二進(jìn)制數(shù)表示一個(gè)字節(jié)，因此需求8片2164A才干構(gòu)成64KB的存儲(chǔ)器。v 假想象在2164芯片內(nèi)尋址64K單元，必需用16條地址線，但為了減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，分時(shí)復(fù)用，只需8條地址線A0-A7，利用芯片內(nèi)部的地址存放器和多路轉(zhuǎn)換開關(guān)，由行地址選通訊號(hào) ，把選送來的8位地址送到行地址存放器，由隨后出現(xiàn)的列地址選通訊號(hào) ，把后送來得8位地址送到列地址存放器。v 8條行地址線也用于刷新，刷新時(shí)一次選中一行，2ms內(nèi)對全部128行刷新一次。 RASRASCA

23、S6.2.2 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM 掩膜掩膜ROM1、主要、主要ROM類型類型v 掩膜掩膜ROM由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀而不能寫入。由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀而不能寫入。 PROMv PROM出廠時(shí)，在一切的字線和位線的交叉點(diǎn)處都銜接有熔絲，。用戶運(yùn)用出廠時(shí)，在一切的字線和位線的交叉點(diǎn)處都銜接有熔絲，。用戶運(yùn)用專門的專門的PROM編程器，根據(jù)需求斷開某些單元的熔絲寫入。熔絲一旦被編程器，根據(jù)需求斷開某些單元的熔絲寫入。熔絲一旦被燒斷就不能恢復(fù)了，因此，燒斷就不能恢復(fù)了，因此，PROM是用戶一次性編程的是用戶一次性編程的PROM。 EPROMv EPROM根本

24、存儲(chǔ)單元由一個(gè)管子組成，但與其他電路相比管于內(nèi)多添加了一根本存儲(chǔ)單元由一個(gè)管子組成，但與其他電路相比管于內(nèi)多添加了一個(gè)浮置柵。如編程序?qū)懭霑r(shí)，控制柵接個(gè)浮置柵。如編程序?qū)懭霑r(shí)，控制柵接 12V編程序電壓編程序電壓Vpp，源極接地，源極接地，漏極上加漏極上加5V電壓。電壓。v 信息存儲(chǔ)在周圍都被氧化層絕緣的浮置柵上，即使掉電，信息仍保管。信息存儲(chǔ)在周圍都被氧化層絕緣的浮置柵上，即使掉電，信息仍保管。v 當(dāng)當(dāng)EPROM中的內(nèi)容需求改寫時(shí)，先將其全部內(nèi)容擦除，然后再編程。擦除是中的內(nèi)容需求改寫時(shí)，先將其全部內(nèi)容擦除，然后再編程。擦除是靠紫外線使浮置柵上電荷走漏而實(shí)現(xiàn)的。靠紫外線使浮置柵上電荷走漏而實(shí)

25、現(xiàn)的。 v EPROM的型號(hào)有：的型號(hào)有：2716(2K8位位)、2732(4K8位位)、2764(8K8位位)、27128(16K8位位)、27256(32K8位位)、27512(64K8位位)、27010(128K8位位)、27080(1024K8位位)等。等。v Intel 2716 EPROM芯片的容量為芯片的容量為2K8位，采用雙列直插是位，采用雙列直插是24引腳封引腳封裝。其引腳如圖裝。其引腳如圖6.9所示。所示。Intel 2716 EPROM芯片的主要信號(hào)有：地址信芯片的主要信號(hào)有：地址信號(hào)號(hào)A10A0、片選信號(hào)、數(shù)據(jù)信、片選信號(hào)、數(shù)據(jù)信號(hào)號(hào)O7O0、待機(jī)、待機(jī)/編程信號(hào)編程信

26、號(hào)PD/PGM。 v E2PROM的編程序原理與的編程序原理與EPROM一樣，但擦除原理完全一樣，但擦除原理完全不同，普通可以進(jìn)展不同，普通可以進(jìn)展10萬次的反復(fù)改寫。萬次的反復(fù)改寫。 v E2PROM的主要產(chǎn)品有高壓編程的的主要產(chǎn)品有高壓編程的2816、2817，低壓編，低壓編程的程的2817A、2816A和和2864A、28512以及以及1M位以上的位以上的28010、28040等等。等等。4E2PROM v Intel 2816是2K8的E2PROM芯片，有24條引腳，單一+5V電源，其引腳和邏輯符號(hào)如圖6.10所示。Intel 2816 E2PROM芯片的主要信號(hào)有：地址信號(hào)A10A0

27、、寫允許信號(hào)、片選信號(hào)、輸出允許信號(hào)、數(shù)據(jù)輸入輸出信號(hào)I/O7I/O0。v 快擦除讀寫存儲(chǔ)器快擦除讀寫存儲(chǔ)器FLASH MemoryFLASH Memory是在是在 EPROM EPROM與與 EEPROMEEPROM根底上開展起來的，它與根底上開展起來的，它與EPROMEPROM一樣，用單管來存一樣，用單管來存儲(chǔ)一位信息，每次進(jìn)展擦除時(shí)，要擦除整個(gè)區(qū)或整個(gè)器件，儲(chǔ)一位信息，每次進(jìn)展擦除時(shí)，要擦除整個(gè)區(qū)或整個(gè)器件，不提供字節(jié)級(jí)的擦除。不提供字節(jié)級(jí)的擦除。v 速度比速度比EPROMEPROM快的多?？斓亩?。v 快擦除讀寫存儲(chǔ)器兼有快擦除讀寫存儲(chǔ)器兼有ROMROM和和RAMRAM兩者的性能，又有兩

28、者的性能，又有DRAMDRAM一一樣的高密度。目前價(jià)錢已低于樣的高密度。目前價(jià)錢已低于DRAMDRAM，芯片容量已接近于，芯片容量已接近于DRAMDRAM，是獨(dú)一具有大存儲(chǔ)量、非易失性、低價(jià)錢、可在線，是獨(dú)一具有大存儲(chǔ)量、非易失性、低價(jià)錢、可在線改寫和高速度讀等特性的存儲(chǔ)器。改寫和高速度讀等特性的存儲(chǔ)器。5) FLASH Memory 6.3 存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù)v 位擴(kuò)展是指存儲(chǔ)芯片的字位擴(kuò)展是指存儲(chǔ)芯片的字(單元單元)數(shù)滿足要求而位數(shù)不夠，數(shù)滿足要求而位數(shù)不夠，需求對每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)展擴(kuò)展。擴(kuò)展的方法是將每需求對每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)展擴(kuò)展。擴(kuò)展的方法是將每片的地址線、控制線并聯(lián)

29、，數(shù)據(jù)線分別引出。其位擴(kuò)展特片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。其位擴(kuò)展特點(diǎn)是存儲(chǔ)器的單元數(shù)不變，位數(shù)添加。點(diǎn)是存儲(chǔ)器的單元數(shù)不變，位數(shù)添加。 6.3.1 存儲(chǔ)器位擴(kuò)展存儲(chǔ)器位擴(kuò)展 v位擴(kuò)展可以采用以下方法：位擴(kuò)展可以采用以下方法：v各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位上；各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位上；v各芯片的地址線并接在一同，連到相應(yīng)的地址總各芯片的地址線并接在一同，連到相應(yīng)的地址總線各位；線各位；v各芯片的控制線并接在一同，連到相應(yīng)的控制線各芯片的控制線并接在一同，連到相應(yīng)的控制線上。上。v 圖圖6.11所示的位擴(kuò)展方式是用所示的位擴(kuò)展方式是用2個(gè)個(gè)16K4位芯片組成位芯片

30、組成16K8位的存儲(chǔ)器，存儲(chǔ)器字長為位的存儲(chǔ)器，存儲(chǔ)器字長為8位。每個(gè)芯片字長位位。每個(gè)芯片字長位4位，每片有位，每片有14條地址線引出端，條地址線引出端，4條數(shù)據(jù)線引出端。條數(shù)據(jù)線引出端。 v 字?jǐn)U展是指存儲(chǔ)芯片的位數(shù)滿足要求而字字?jǐn)U展是指存儲(chǔ)芯片的位數(shù)滿足要求而字(單元單元)數(shù)不夠，數(shù)不夠，需求對存儲(chǔ)單元數(shù)進(jìn)展擴(kuò)展。擴(kuò)展的原那么是將每個(gè)芯片需求對存儲(chǔ)單元數(shù)進(jìn)展擴(kuò)展。擴(kuò)展的原那么是將每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。由于存儲(chǔ)單元的個(gè)數(shù)實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。由于存儲(chǔ)單元的個(gè)數(shù)取決

31、于地址線，而與數(shù)據(jù)線無關(guān)，因此字?jǐn)U展實(shí)踐上就是取決于地址線，而與數(shù)據(jù)線無關(guān)，因此字?jǐn)U展實(shí)踐上就是地址線的擴(kuò)展。地址線的擴(kuò)展。6.3.2 存儲(chǔ)器字?jǐn)U展存儲(chǔ)器字?jǐn)U展 v字?jǐn)U展可以采用以下方法：字?jǐn)U展可以采用以下方法：v將各存儲(chǔ)芯片片內(nèi)地址線、數(shù)據(jù)線、讀將各存儲(chǔ)芯片片內(nèi)地址線、數(shù)據(jù)線、讀/寫控制線寫控制線并聯(lián)，接到相應(yīng)的總線上；并聯(lián)，接到相應(yīng)的總線上；v將地址線多出的高位送地址譯碼器產(chǎn)生片選信號(hào)，將地址線多出的高位送地址譯碼器產(chǎn)生片選信號(hào)，接各存儲(chǔ)芯片的接各存儲(chǔ)芯片的 (CS )端，以選擇芯片。端，以選擇芯片。v 圖圖6.12所示的字?jǐn)U展存儲(chǔ)器是用所示的字?jǐn)U展存儲(chǔ)器是用4個(gè)個(gè)16K8位芯片組成位芯片

32、組成64K8位存儲(chǔ)器。數(shù)據(jù)線位存儲(chǔ)器。數(shù)據(jù)線D0D7與各片的數(shù)據(jù)端相連，地與各片的數(shù)據(jù)端相連，地址總線位置地址址總線位置地址A0A13與各芯片的地址線相連，而兩位與各芯片的地址線相連，而兩位高地址高地址A14、A15經(jīng)過譯碼器和經(jīng)過譯碼器和4個(gè)片選端相連。個(gè)片選端相連。6.3.3 存儲(chǔ)器位字?jǐn)U展存儲(chǔ)器位字?jǐn)U展 v 字位同時(shí)擴(kuò)展是指存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，字位同時(shí)擴(kuò)展是指存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，需求對位數(shù)和字?jǐn)?shù)同時(shí)進(jìn)展擴(kuò)展。擴(kuò)展的方法是先進(jìn)展位需求對位數(shù)和字?jǐn)?shù)同時(shí)進(jìn)展擴(kuò)展。擴(kuò)展的方法是先進(jìn)展位擴(kuò)展，即組成一個(gè)滿足位數(shù)要求的存儲(chǔ)芯片組，再用這個(gè)擴(kuò)展，即組成一個(gè)滿足位數(shù)要求的存儲(chǔ)

33、芯片組，再用這個(gè)芯片組進(jìn)展字?jǐn)U展，以構(gòu)成一個(gè)既滿足位數(shù)又滿足字?jǐn)?shù)的芯片組進(jìn)展字?jǐn)U展，以構(gòu)成一個(gè)既滿足位數(shù)又滿足字?jǐn)?shù)的存儲(chǔ)器。實(shí)踐上就是將前面的位擴(kuò)展和字?jǐn)U展結(jié)合起來組存儲(chǔ)器。實(shí)踐上就是將前面的位擴(kuò)展和字?jǐn)U展結(jié)合起來組成一個(gè)存儲(chǔ)器模塊。成一個(gè)存儲(chǔ)器模塊。v 擴(kuò)展存儲(chǔ)器所需存儲(chǔ)芯片的數(shù)量計(jì)算：假設(shè)用一個(gè)容量為擴(kuò)展存儲(chǔ)器所需存儲(chǔ)芯片的數(shù)量計(jì)算：假設(shè)用一個(gè)容量為mKn位的存儲(chǔ)芯片構(gòu)成容量為位的存儲(chǔ)芯片構(gòu)成容量為MKN位假設(shè)位假設(shè)Mm，Nn，即需字位同時(shí)擴(kuò)展的存儲(chǔ)器，那么這個(gè)存儲(chǔ)器所，即需字位同時(shí)擴(kuò)展的存儲(chǔ)器，那么這個(gè)存儲(chǔ)器所需求的存儲(chǔ)芯片數(shù)為需求的存儲(chǔ)芯片數(shù)為 (Mm)(Nn)。 6.4 存儲(chǔ)器與存儲(chǔ)

34、器與CPU的銜接的銜接 6.4.3 存儲(chǔ)器銜接舉例存儲(chǔ)器銜接舉例 6.4.2 常用譯碼電路常用譯碼電路 6.4.1 存儲(chǔ)器與存儲(chǔ)器與CPU銜接時(shí)問題銜接時(shí)問題 存儲(chǔ)器與存儲(chǔ)器與CPU的銜接實(shí)踐上就是與三總線中相關(guān)信號(hào)的銜接。包括控制總的銜接實(shí)踐上就是與三總線中相關(guān)信號(hào)的銜接。包括控制總線銜接、數(shù)據(jù)總線銜接和地址總線銜接。線銜接、數(shù)據(jù)總線銜接和地址總線銜接。數(shù)據(jù)總線銜接是將數(shù)據(jù)總線銜接是將CPU數(shù)據(jù)總線與存儲(chǔ)器數(shù)據(jù)線的銜接問題，對于不同型數(shù)據(jù)總線與存儲(chǔ)器數(shù)據(jù)線的銜接問題，對于不同型號(hào)的號(hào)的CPU，數(shù)據(jù)總線的數(shù)目不一定一樣，需求特別留意。，數(shù)據(jù)總線的數(shù)目不一定一樣，需求特別留意。 地址總線的銜接需

35、求思索片選問題。地址總線的銜接需求思索片選問題。 、 vCPU總線的負(fù)載才干總線的負(fù)載才干vCPU總線的負(fù)載才干是有限制的，普通情況下，總線的負(fù)載才干是有限制的，普通情況下，CPU總線的直流負(fù)載才干可帶動(dòng)一個(gè)規(guī)范的總線的直流負(fù)載才干可帶動(dòng)一個(gè)規(guī)范的TTL門。門。v當(dāng)采用當(dāng)采用MOS存儲(chǔ)器是，由于直流負(fù)載很小，主存儲(chǔ)器是，由于直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU可以直接與存儲(chǔ)器相連。可以直接與存儲(chǔ)器相連。v但對于較大的系統(tǒng)，當(dāng)?shù)珜τ谳^大的系統(tǒng)，當(dāng)CPU的總線不能直接帶的總線不能直接帶動(dòng)是有存儲(chǔ)器芯片時(shí)，需求加上緩沖器或驅(qū)動(dòng)動(dòng)是有存儲(chǔ)器芯片

36、時(shí)，需求加上緩沖器或驅(qū)動(dòng)器，以提高總線的負(fù)載才干。器，以提高總線的負(fù)載才干。6.4.1 存儲(chǔ)器與存儲(chǔ)器與CPU銜接時(shí)問題銜接時(shí)問題 vCPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合的時(shí)序與存儲(chǔ)器的存取速度之間的配合vCPU與存儲(chǔ)器之間的時(shí)序配合問題是整個(gè)計(jì)算與存儲(chǔ)器之間的時(shí)序配合問題是整個(gè)計(jì)算機(jī)系統(tǒng)可靠、高效地任務(wù)的關(guān)鍵。機(jī)系統(tǒng)可靠、高效地任務(wù)的關(guān)鍵。vCPU訪問存儲(chǔ)器是有固定時(shí)序的，由此確定了訪問存儲(chǔ)器是有固定時(shí)序的，由此確定了對存儲(chǔ)器存取速度的要求。對存儲(chǔ)器存取速度的要求。vCPU在取指令和進(jìn)展讀出操作時(shí)，都是在相應(yīng)在取指令和進(jìn)展讀出操作時(shí)，都是在相應(yīng)的時(shí)序控制下進(jìn)展的，如讀周期和寫周期，已根的

37、時(shí)序控制下進(jìn)展的，如讀周期和寫周期，已根據(jù)時(shí)鐘頻率和機(jī)器運(yùn)算速度確定好范圍。據(jù)時(shí)鐘頻率和機(jī)器運(yùn)算速度確定好范圍。v在選用存儲(chǔ)器時(shí)，它的最大存取時(shí)間要小于在選用存儲(chǔ)器時(shí)，它的最大存取時(shí)間要小于CPU安排的讀寫周期。否那么，要使安排的讀寫周期。否那么，要使CPU插入插入等待周期，才干保證讀寫數(shù)據(jù)的可靠傳送。等待周期，才干保證讀寫數(shù)據(jù)的可靠傳送。v 存儲(chǔ)器芯片的選片問題存儲(chǔ)器芯片的選片問題v 存儲(chǔ)器芯片的選用不僅和存儲(chǔ)器構(gòu)造存儲(chǔ)器芯片的選用不僅和存儲(chǔ)器構(gòu)造相關(guān)，而且和存儲(chǔ)器接口設(shè)計(jì)直接相關(guān)。采相關(guān)，而且和存儲(chǔ)器接口設(shè)計(jì)直接相關(guān)。采用不同類型、型號(hào)的芯片構(gòu)造存儲(chǔ)器，其接用不同類型、型號(hào)的芯片構(gòu)造存儲(chǔ)器

38、，其接口的方法和復(fù)雜度不同。口的方法和復(fù)雜度不同。v 芯片類型的選用芯片類型的選用v 通常在微型機(jī)的主存通常由通常在微型機(jī)的主存通常由RAM和和ROM兩類構(gòu)成。兩類構(gòu)成。v 其中，對其中，對RAM芯片類型的選擇又與容量要芯片類型的選擇又與容量要求有關(guān)，當(dāng)容量要求不太大如求有關(guān)，當(dāng)容量要求不太大如64K字節(jié)以字節(jié)以內(nèi)時(shí)用靜態(tài)內(nèi)時(shí)用靜態(tài)RAM組成較好，由于靜態(tài)組成較好，由于靜態(tài)RAM形狀穩(wěn)定，不需求動(dòng)態(tài)刷新，接口簡形狀穩(wěn)定，不需求動(dòng)態(tài)刷新，接口簡單。單。v 相反，當(dāng)容量要求很大時(shí)適用于動(dòng)態(tài)相反，當(dāng)容量要求很大時(shí)適用于動(dòng)態(tài)RAM組成，由于，動(dòng)態(tài)組成，由于，動(dòng)態(tài)RAM比靜態(tài)比靜態(tài)RAM集成度集成度高、

39、功耗小、價(jià)錢低。高、功耗小、價(jià)錢低。v 對對ROM芯片的選擇普通從靈敏性思索選用芯片的選擇普通從靈敏性思索選用EPROM、EEPROM的較多。的較多。v芯片型號(hào)的選用芯片型號(hào)的選用v芯片類型確定之后，在進(jìn)展詳細(xì)芯片型號(hào)選擇時(shí)，普通思芯片類型確定之后，在進(jìn)展詳細(xì)芯片型號(hào)選擇時(shí)，普通思索存取速度、存儲(chǔ)容量、構(gòu)造和價(jià)錢等要素。索存取速度、存儲(chǔ)容量、構(gòu)造和價(jià)錢等要素。v普通在滿足存儲(chǔ)系統(tǒng)總?cè)萘康那疤嵯?，?yīng)盡能夠選用集成普通在滿足存儲(chǔ)系統(tǒng)總?cè)萘康那疤嵯拢瑧?yīng)盡能夠選用集成度高、存儲(chǔ)容量大的芯片。這樣不僅可降低本錢，而且有度高、存儲(chǔ)容量大的芯片。這樣不僅可降低本錢，而且有利于減輕系統(tǒng)負(fù)載、減少存儲(chǔ)模塊的集合

40、尺寸。利于減輕系統(tǒng)負(fù)載、減少存儲(chǔ)模塊的集合尺寸。v總線上芯片接的很多時(shí)，不但系統(tǒng)中要加接更多的總線驅(qū)總線上芯片接的很多時(shí)，不但系統(tǒng)中要加接更多的總線驅(qū)動(dòng)器，而且能夠由于負(fù)載電容變得很大而使信號(hào)產(chǎn)生畸變。動(dòng)器，而且能夠由于負(fù)載電容變得很大而使信號(hào)產(chǎn)生畸變。6.4.2 常用譯碼電路常用譯碼電路v片選控制譯碼電路對高位地址進(jìn)展譯碼后產(chǎn)生存片選控制譯碼電路對高位地址進(jìn)展譯碼后產(chǎn)生存儲(chǔ)芯片的片選信號(hào)；片內(nèi)地址譯碼電路對低位地儲(chǔ)芯片的片選信號(hào)；片內(nèi)地址譯碼電路對低位地址譯碼實(shí)現(xiàn)片內(nèi)存儲(chǔ)單元的尋址。址譯碼實(shí)現(xiàn)片內(nèi)存儲(chǔ)單元的尋址。v接口電路中主要完成片選控制譯碼以及低位地址接口電路中主要完成片選控制譯碼以及低

41、位地址總線的銜接?？偩€的銜接。 v片選控制譯碼的方法有:線選法、全譯碼法、部分譯碼法和混合譯碼法等。1片選控制譯碼方法片選控制譯碼方法 線選法線選法v 所謂線選法就是直接將某高位地址線與某存儲(chǔ)芯片片選端所謂線選法就是直接將某高位地址線與某存儲(chǔ)芯片片選端銜接，每一根地址線選通一塊芯片。這種方法的特定是簡銜接，每一根地址線選通一塊芯片。這種方法的特定是簡單明了，且不需求另外添加電路。但存儲(chǔ)芯片的地址范圍單明了，且不需求另外添加電路。但存儲(chǔ)芯片的地址范圍有重疊，且對存儲(chǔ)空間的運(yùn)用是斷續(xù)的，不能充分有效地有重疊，且對存儲(chǔ)空間的運(yùn)用是斷續(xù)的，不能充分有效地利用存儲(chǔ)空間。利用存儲(chǔ)空間。v 例，假定某計(jì)算機(jī)

42、的存儲(chǔ)容量為例，假定某計(jì)算機(jī)的存儲(chǔ)容量為4KB，而，而CPU尋址空間位尋址空間位64KB即地址總線為即地址總線為16位，所用芯片容量為位，所用芯片容量為1KB即即片內(nèi)地址為片內(nèi)地址為10位。那么，可用線選法從高位。那么，可用線選法從高6位地址中任位地址中任選選4位作為位作為4塊存儲(chǔ)芯片的片選控制信號(hào)。圖塊存儲(chǔ)芯片的片選控制信號(hào)。圖6.13所示位選所示位選用用A10A13作為片選控制的構(gòu)造表示圖。作為片選控制的構(gòu)造表示圖。 全譯碼法全譯碼法 v 全譯碼法除了將低位地址總線直接與各芯片的地址線相連之外，全譯碼法除了將低位地址總線直接與各芯片的地址線相連之外，其他高位地址線全部經(jīng)譯碼后作為各芯片的片

43、選信號(hào)。譯碼電其他高位地址線全部經(jīng)譯碼后作為各芯片的片選信號(hào)。譯碼電路可以運(yùn)用現(xiàn)有的譯碼器芯片。常用的譯碼芯片有：路可以運(yùn)用現(xiàn)有的譯碼器芯片。常用的譯碼芯片有：74LS雙雙2-4譯碼器和譯碼器和74LS3-8譯碼器等。譯碼器等。 v 主要有兩種情況采用全譯碼方法，當(dāng)實(shí)踐運(yùn)用的存儲(chǔ)空間與主要有兩種情況采用全譯碼方法，當(dāng)實(shí)踐運(yùn)用的存儲(chǔ)空間與CPU可訪問的最大存儲(chǔ)空間一樣，或者實(shí)踐運(yùn)用的存儲(chǔ)空間小可訪問的最大存儲(chǔ)空間一樣，或者實(shí)踐運(yùn)用的存儲(chǔ)空間小于于CPU可訪問的最大存儲(chǔ)空間，而對實(shí)踐空間的地址范圍有嚴(yán)可訪問的最大存儲(chǔ)空間，而對實(shí)踐空間的地址范圍有嚴(yán)厲的要求時(shí)，普通采用全譯碼方法。厲的要求時(shí)，普通采

44、用全譯碼方法。v 假設(shè)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線假設(shè)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線中選出延續(xù)的幾根作為片選控制，多余的令其空閑，以備擴(kuò)展。中選出延續(xù)的幾根作為片選控制，多余的令其空閑，以備擴(kuò)展。v 例，例，CPU地址總線為地址總線為16位，存儲(chǔ)芯片容量為位，存儲(chǔ)芯片容量為8KB。采用全譯碼。采用全譯碼方式尋址方式尋址64KB容量存儲(chǔ)器的構(gòu)造表示圖如圖容量存儲(chǔ)器的構(gòu)造表示圖如圖6.13所示?？梢姡??？梢?，全譯碼法可以提供對全部存儲(chǔ)空間的尋址才干。當(dāng)存儲(chǔ)器容量全譯碼法可以提供對全部存儲(chǔ)空間的尋址才干。當(dāng)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出

45、線中選出聯(lián)絡(luò)的幾小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線中選出聯(lián)絡(luò)的幾根作為片選控制，多余的令其空閑，以便需求時(shí)擴(kuò)展。顯然，根作為片選控制，多余的令其空閑，以便需求時(shí)擴(kuò)展。顯然，采用全譯碼法時(shí)，存儲(chǔ)器的地址是延續(xù)且獨(dú)一確定的，無地址采用全譯碼法時(shí)，存儲(chǔ)器的地址是延續(xù)且獨(dú)一確定的，無地址延續(xù)和地址重疊景象。延續(xù)和地址重疊景象。v 當(dāng)實(shí)踐運(yùn)用的存儲(chǔ)空間比當(dāng)實(shí)踐運(yùn)用的存儲(chǔ)空間比CPU可訪問的最大存儲(chǔ)空間小，可訪問的最大存儲(chǔ)空間小，而且對其他地址范圍沒有嚴(yán)厲要求的情況下可采用部分譯而且對其他地址范圍沒有嚴(yán)厲要求的情況下可采用部分譯碼方式。部分譯碼法是將高位地址線中的一部分進(jìn)展譯碼，碼方式。部分譯碼法是

46、將高位地址線中的一部分進(jìn)展譯碼，產(chǎn)生片選信號(hào)。產(chǎn)生片選信號(hào)。部分譯碼法部分譯碼法 混合譯碼法混合譯碼法v 混合譯碼法是將線選法與部分譯碼法相結(jié)合的一種方法?；旌献g碼法是將線選法與部分譯碼法相結(jié)合的一種方法。該方法將用于片選控制的高位地址分為兩組，其中一組的該方法將用于片選控制的高位地址分為兩組，其中一組的地址采用部分譯碼法，經(jīng)譯碼后的每一個(gè)輸出作為一塊芯地址采用部分譯碼法，經(jīng)譯碼后的每一個(gè)輸出作為一塊芯片的片選信號(hào)；另一組地址那么采用線選法，每一位地址片的片選信號(hào)；另一組地址那么采用線選法，每一位地址線作為一塊芯片的片選信號(hào)。線作為一塊芯片的片選信號(hào)。v 例例6.1 設(shè)某微機(jī)系統(tǒng)地址總線為設(shè)某

47、微機(jī)系統(tǒng)地址總線為16位，實(shí)踐存儲(chǔ)器容量為位，實(shí)踐存儲(chǔ)器容量為16KB，ROM區(qū)和區(qū)和RAM區(qū)各占區(qū)各占8KB。其中，。其中，ROM區(qū)采用區(qū)采用容量為容量為2KB的的EPROM芯片，芯片，RAM區(qū)采用容量為區(qū)采用容量為1KB的的SRAM芯片，試設(shè)計(jì)該存儲(chǔ)器的地址譯碼電路。芯片，試設(shè)計(jì)該存儲(chǔ)器的地址譯碼電路。 2地址譯碼電路舉例地址譯碼電路舉例v 【分析】系統(tǒng)的尋址空間最大為【分析】系統(tǒng)的尋址空間最大為216=64KB，大于本系統(tǒng)，大于本系統(tǒng)設(shè)計(jì)的存儲(chǔ)容量，本系統(tǒng)設(shè)計(jì)的存儲(chǔ)區(qū)域?yàn)榭蓪ぶ返拇鎯?chǔ)設(shè)計(jì)的存儲(chǔ)容量，本系統(tǒng)設(shè)計(jì)的存儲(chǔ)區(qū)域?yàn)榭蓪ぶ返拇鎯?chǔ)空間的一部分，假定系統(tǒng)占用最低位的空間的一部分，假定系統(tǒng)占用最低位的16KB存儲(chǔ)空間，存儲(chǔ)空間，并且，并且，ROM區(qū)占用區(qū)占用0000H1FFFH，RAM區(qū)占用區(qū)占用2000H3FFFH。v對于對于ROM區(qū)，單芯片容量為區(qū)，單芯片容量為2KB，需求運(yùn)用，需求運(yùn)用11位地址位地址線作為片內(nèi)尋址，而線作為片內(nèi)尋址，而RAM單芯片容量為單芯片容量為1KB，需求，需求10根地址線作為片內(nèi)尋址。對這類譯碼問題的處理方法是根地址線作為片內(nèi)尋址。對這類譯碼問題的處理方法是分兩次譯碼，先按芯片容量大的進(jìn)展一次譯碼，將一部分兩次譯碼，先按芯片容量大的進(jìn)展一次譯碼，將一部分輸出作為大