集成電路圖設(shè)計(jì)

1、集成電路版圖設(shè)計(jì)學(xué) 院：_專業(yè)班級(jí)：_學(xué) 號(hào)：_學(xué)生姓名：_ 指導(dǎo)教師：_ 摘要什么是集成電路？把組成電路的元件、器件以及相互間的連線放在單個(gè)芯片上，整個(gè)電路就在這個(gè)芯片上，把這個(gè)芯片放到管殼中進(jìn)行封裝，電路與外部的連接靠引腳完成。什么是集成電路設(shè)計(jì)？根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，以保證全局優(yōu)化，設(shè)計(jì)出滿足要求的集成電路。 集成電路版圖設(shè)計(jì)基于Cadence軟件的集成電路版圖設(shè)計(jì)原理、編輯和驗(yàn)證的方法。本次實(shí)驗(yàn)是基于Cadence版圖設(shè)計(jì)軟件平臺(tái)，采用L50C7工藝庫，設(shè)計(jì)一個(gè)運(yùn)算放大

2、器，并且，為了防止電路中各元件間產(chǎn)生閂鎖效應(yīng)，在實(shí)際生產(chǎn)流片中每個(gè)元件都應(yīng)該添加保護(hù)環(huán)，以防止各元件間電流之間產(chǎn)生各種影響。并且增加電路的穩(wěn)定性和可靠性。電路的驗(yàn)證采用的是Calibre驗(yàn)證工具，對(duì)電路版圖進(jìn)行了DRC驗(yàn)證和LVS驗(yàn)證。關(guān)鍵詞：Calibre，運(yùn)算放大器目錄1、 電路設(shè)計(jì)流程 . 12、 版圖的制作流程 . 23、 二級(jí)運(yùn)算放大器的原理圖.3 4、 器件尺寸的計(jì)算.45、 二級(jí)運(yùn)算放大器原理圖.56、 二級(jí)運(yùn)算放大器版圖. 9心得體會(huì) . 11 參考文獻(xiàn) . 121、 電路設(shè)計(jì)流程設(shè)計(jì)規(guī)范行為級(jí)描述設(shè)計(jì)規(guī)范是為了確定電路要應(yīng)用的工藝，和所需要的指標(biāo)。這些指標(biāo)包括：電源電壓、功耗

3、、增益、帶寬、失真、噪聲、輸入輸出動(dòng)態(tài)范圍、電路面積等。行為級(jí)描述是實(shí)現(xiàn)系統(tǒng)功能所必須的編輯。然后實(shí)行RTL描述，功能驗(yàn)證和測(cè)試，進(jìn)行對(duì)錯(cuò)誤的排除，再設(shè)計(jì)邏輯組合和門級(jí)網(wǎng)表，驗(yàn)證這些組合和網(wǎng)表是否正確，所有都正確了后進(jìn)行布局布線，畫出版圖，再驗(yàn)證版圖的準(zhǔn)確性，就可以進(jìn)行流片生產(chǎn)。版圖驗(yàn)證畫物理版圖RTL描述（HDL）功能驗(yàn)證與測(cè)試邏輯組合門級(jí)網(wǎng)表布局布線邏輯驗(yàn)證與測(cè)試生產(chǎn)你 二、版圖的制作流程電路原理圖版圖文件LVS文件設(shè)計(jì)規(guī)則DRC文件LVS檢查畫版圖DRC檢查 由于設(shè)計(jì)目標(biāo)已經(jīng)電路的構(gòu)造課本已經(jīng)講述的十分詳細(xì)。所以我講接著闡述版圖的制作過程。首先將電路圖轉(zhuǎn)為相應(yīng)的版圖， 意思就是把相對(duì)應(yīng)的

4、器件進(jìn)行布局布線。因制造工藝精度有限，所以版圖必須滿足一定的規(guī)則要求。按照設(shè)計(jì)規(guī)則布局布線后，接著就要對(duì)它進(jìn)行檢查。由于版圖是人工布局布線，因此或多或少的存在一些錯(cuò)誤。這時(shí)就需要軟件來進(jìn)行“設(shè)計(jì)規(guī)則檢查”（DRC）。軟件所依據(jù)的是DRC 文件，它與畫版圖時(shí)使用的規(guī)則是一致的，只不過規(guī)則文件是給版圖設(shè)計(jì)者參考使用的，而DRC 文件是由軟件編寫的。當(dāng)版圖沒有了DRC 錯(cuò)誤，完全符合設(shè)計(jì)規(guī)則之后，再依靠LVS 文件，將其與電路原理圖進(jìn)行比較。若有不同之處，LVS 將進(jìn)行報(bào)錯(cuò)，經(jīng)過修改之后還要重復(fù)DRC、LVS 過程。若兩者相同，說版圖與原理圖一致。到這一步就完成了版圖的制作了。完成版圖之后，還可以利

5、用工具提取版圖中的寄生參數(shù)，對(duì)包含這些寄生參數(shù)的電路再次進(jìn)行仿真，從而更準(zhǔn)確確定電路的性能。最后把圖形格式的版圖文件轉(zhuǎn)換為通用二進(jìn)制文件（GDS 文件），提交給生產(chǎn)廠制造。3、 二級(jí)運(yùn)算放大器的原理圖我們要設(shè)計(jì)的是以上這個(gè)原理圖所示的二級(jí)運(yùn)算放大器。其中二級(jí)運(yùn)算放大器每個(gè)管子的參數(shù)如下表：運(yùn)算放大器框圖：輸入級(jí) 中間級(jí) 輸出級(jí)偏置電路二級(jí)運(yùn)放結(jié)構(gòu)原理： 輸入級(jí)：輸入電阻高，能減小零點(diǎn)漂移和抑制干擾信號(hào)，都采用帶恒流源的差分放大器 。 中間級(jí)：要求電壓放大倍數(shù)高。常采用帶恒流源的共發(fā)射極放大電路構(gòu)成。 輸出級(jí)：與負(fù)載相接，要求輸出電阻低，帶負(fù)載能力強(qiáng)，一般由互補(bǔ)對(duì)稱電路或射極輸出 器構(gòu)成。 偏置

6、電路: 由鏡像恒流源等電路組成工作原理圖：4、 器件尺寸的計(jì)算5、 二級(jí)運(yùn)算放大器原理圖1. 打開虛擬機(jī)，鍵入代碼打開cadence軟件。2.選擇tool-library manager-file-new-library來先建立一個(gè)庫。3. 鍵入要設(shè)置的名字，按ok。4. file-new-cell view，建立子元器件庫，Cell Name鍵入名字czc_yuanlitu。并且在View Name選擇schematic（一般默認(rèn)為這個(gè)）。Tool選擇Composer Schematic（一般也是默認(rèn)的）。最后點(diǎn)ok。5. 下邊的是對(duì)各個(gè)cmos管的參數(shù)及位置、連線等進(jìn)行編輯。萬變不離其宗，

7、下邊只介紹其中一個(gè)步驟，其他照葫蘆畫瓢就可以了。在菜單欄點(diǎn)擊add-instance，此時(shí)彈出對(duì)話框。在此對(duì)話框選擇browse。選擇工藝庫L50C7-pmos_P-symbol. 選擇nmos的話就在同一個(gè)工藝庫中選擇nmos_N-symbol. 選擇電容：L50C7-cap_CI-symbol. 選擇電阻：L50C7-res_M1-symbol.6. 當(dāng)所有元器件都按以上步驟擺好了，然后就需要連線，按照原理圖連線就可以了。操作是：add-wire（narrow），此時(shí)彈出對(duì)話框：直接選擇hide就可以連線了。原理圖完成后的效果：7. 連線完成后，還需要更改各個(gè)元器件的參數(shù)。步驟如下：選中要

8、編輯的器件-點(diǎn)擊左邊的property，彈出對(duì)話框，只需要按圖下表示更改四個(gè)指標(biāo)就可。6、 二級(jí)運(yùn)算放大器版圖 最終結(jié)果圖：7. DRC驗(yàn)證及其操作菜單欄選擇Calibre-run DRC，然后選rules，在第一個(gè)框上選擇路徑，如圖所示路徑。然后在左邊選擇inputs，files欄文件名正確就可以直接按左邊菜單欄的”Run DRC”結(jié)果如圖示，顯示出來的錯(cuò)誤按所示位置進(jìn)行修改，修改到?jīng)]有出現(xiàn)錯(cuò)誤為止。心得體會(huì)： 這次版圖實(shí)驗(yàn)中我做了與非門。二級(jí)運(yùn)放和基準(zhǔn)電流源的設(shè)計(jì)。在我做集成電路版圖設(shè)計(jì)過程的一開始分不清楚集成器件的工藝層次結(jié)構(gòu)。因此導(dǎo)致一開始畫得很困難。后來經(jīng)過慢慢的練習(xí)，使我慢慢的熟悉

9、了器件的工藝層次結(jié)構(gòu)。在設(shè)計(jì)版圖的過程中。對(duì)于工藝部分的尺寸調(diào)節(jié)這個(gè)環(huán)節(jié)是個(gè)相當(dāng)繁瑣的工作，不過在后來的摸索中我使我熟悉了調(diào)節(jié)的規(guī)則。方便了我在后來的版圖設(shè)計(jì)與調(diào)試。在畫版圖之前。首先我們要畫好原理圖，然后仿真。這有助于檢驗(yàn)電路是否設(shè)計(jì)正確和有助于在版圖設(shè)計(jì)中如何連線。在畫版圖時(shí)。我們要注意的地方非常多。例如管子的匹配，給器件畫保護(hù)環(huán)，布局布線等等。由于一開始不熟悉。所以很多地方畫得不好。后來慢慢的在老師和同學(xué)的幫助下逐漸改進(jìn)，逐步完善版圖。因?yàn)槊總€(gè)工藝庫的工藝都不一樣。所以在畫版圖之前應(yīng)該了解工藝的尺寸。這樣可以更好幫助我們畫版圖，以減少錯(cuò)誤。我認(rèn)為學(xué)好半導(dǎo)體制造對(duì)畫版圖時(shí)非常有幫助的，因?yàn)?/p>

10、它可以使你更好的理解怎么樣去畫，可以很好的幫助你去解決錯(cuò)誤。本次實(shí)驗(yàn)中我的收獲還是比較大的，初始設(shè)計(jì)出版圖的時(shí)候錯(cuò)誤非常多，違反設(shè)計(jì)規(guī)則的也有很多內(nèi)容，修改的過程也是頭痛不已，一開始很多地方不懂，但是在老師和同學(xué)們的幫助下，使我慢慢的了解設(shè)計(jì)規(guī)則和解決問題。當(dāng)所有問題解決之后，心里有一種成就感。因?yàn)橛X得自己很多地方都畫得不好，后來我就通過不斷的練習(xí)以提高和鞏固老師說的知識(shí)。版圖設(shè)計(jì)的要點(diǎn)在于，在設(shè)計(jì)版圖之前一定要對(duì)電路的原理進(jìn)行分析，同時(shí)也要根據(jù)電流的流向和器件的對(duì)稱等因素綜合考慮器件的布局。可以使用交叉匹配式的的電路，滿足電路的設(shè)計(jì)業(yè)更加的美觀。通過本次實(shí)踐，我對(duì)版圖設(shè)計(jì)的整個(gè)流程有了深刻的認(rèn)識(shí)。在這次版圖實(shí)驗(yàn)中，不僅讓我學(xué)到了畫版圖的技巧。還讓我學(xué)會(huì)了做事要有耐心和細(xì)心，不能急于求成。最后感謝老師的指導(dǎo)和同學(xué)們的幫助。參考文獻(xiàn)：1、王自強(qiáng).CMOS集成放大器設(shè)計(jì).國防工業(yè)出版社.2007.2693102、Alan Hastings.王志功 譯.模擬電路版圖藝術(shù)（第二版）.電子工業(yè)出版社.20073、朱正涌.半導(dǎo)體集成電路.清華大學(xué)出版社.2000.2822854、饒妮妮.模擬電路基礎(chǔ).成都：電子科技大學(xué)出版