組合邏輯電路的分析與設(shè)計ppt課件

1、第四章第四章組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計主要內(nèi)容主要內(nèi)容一、組合電路的定義和分析一、組合電路的定義和分析三、中規(guī)模集成三、中規(guī)模集成MSI組合電路組合電路四、用四、用MSI 組件實(shí)現(xiàn)組合邏輯函數(shù)組件實(shí)現(xiàn)組合邏輯函數(shù)二、組合電路的設(shè)計二、組合電路的設(shè)計02組合邏輯電路的定義組合邏輯電路的定義邏輯電路邏輯電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路現(xiàn)時的輸出僅取現(xiàn)時的輸出僅取決于現(xiàn)時的輸入決于現(xiàn)時的輸入除與現(xiàn)時輸入有除與現(xiàn)時輸入有關(guān)外還與電路的關(guān)外還與電路的原形狀有關(guān)原形狀有關(guān)0304 一、組合電路的分析一、組合電路的分析知知電路圖電路圖描畫電路描畫電路根本功能根本功能

2、根本思想：根本思想：1. 由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析方法與步驟分析方法與步驟2. 對邏輯表達(dá)式進(jìn)展必要的化簡。對邏輯表達(dá)式進(jìn)展必要的化簡。3. 列出輸入輸出真值表并得出電路功能列出輸入輸出真值表并得出電路功能的結(jié)論。的結(jié)論。電路電路 構(gòu)造構(gòu)造輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系電路功電路功能描畫能描畫05例例1：分析以下圖的邏輯功：分析以下圖的邏輯功能。能。 &ABFABABBABABABABAFBABABABA11真值表真值表一樣為一樣為“1不同為不同為“0同或門同或門=1BAF功能：用根本門功能：用根本門 實(shí)現(xiàn)同或門實(shí)現(xiàn)同或門07例例2

3、：分析以下圖的邏輯功：分析以下圖的邏輯功能。能。 &2&3&4AB1FM1被封鎖被封鎖08&2&3&4AB1F被封鎖被封鎖選通電路選通電路09M0例例3：分析以下圖的邏輯功：分析以下圖的邏輯功能。能。 &ABFCoCiBACiBACi)(BA10=1=111CiBACiBAABCiCiBACiBACiFABCiBABCiAABCiBACo)(代入整理后，兩輸出為：代入整理后，兩輸出為： 真值表：真值表： 功能：功能： F為為A、B、Ci 之和，之和，Co為三個數(shù)之和產(chǎn)生的進(jìn)位為三個數(shù)之和產(chǎn)生的進(jìn)位 命名：命名：一位全加器一位全加器 AB CiFCo全加器全加器半加器半加器ABCS一位集成半加器

4、與全加器一位集成半加器與全加器13留意：加法器真值表要牢記留意：加法器真值表要牢記 關(guān)于加法：關(guān)于加法：1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001, 計算計算A+B01101001114二進(jìn)制加法運(yùn)算的根本規(guī)那二進(jìn)制加法運(yùn)算的根本規(guī)那么：么：1逢二進(jìn)一。逢二進(jìn)一。2最低位是兩個數(shù)最低位的相加，不需最低位是兩個數(shù)最低位的相加，不需思索進(jìn)位。思索進(jìn)位。3其他各位都是三個數(shù)相加，包括加數(shù)、其他各位都是三個數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進(jìn)位。被、加數(shù)和低位來的進(jìn)位。4任何位相加都產(chǎn)生兩個結(jié)果：本位和、任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。向高位的進(jìn)位。151

5、半加器：半加器： 半加運(yùn)算不思索從低位來的進(jìn)位半加運(yùn)算不思索從低位來的進(jìn)位A-加數(shù)；加數(shù)；B-被加數(shù)；被加數(shù)；S-本位和；本位和；C-進(jìn)位。進(jìn)位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 16BABABASABC 真值表真值表邏輯函數(shù)邏輯函數(shù)邏輯圖邏輯圖半加器半加器ABCS中規(guī)模集成中規(guī)模集成邏輯符號邏輯符號17=1&ABSC2全加器：全加器： 相加過程中，既思索加數(shù)、被加數(shù)又思相加過程中，既思索加數(shù)、被加數(shù)又思索低位的進(jìn)位位。集成邏輯符號：索低位的進(jìn)位位。集成邏輯符號：18 AB CiFCo全加器全加器 雙全加器雙全加器SN74LS183的管腳圖的管腳圖

6、114SN74H1831A1B 1Ci 1Co1F2Ci 2Co2F2A 2BUccGND719運(yùn)用舉例：用一位全加器構(gòu)成兩位加運(yùn)用舉例：用一位全加器構(gòu)成兩位加法器。法器。進(jìn)位進(jìn)位 A2 A1 B2 B1+C D2 D120BFCo全加器全加器ACiF全加器全加器A2A1B2B1D2D1CCoABCi其它加法器芯片：其它加法器芯片：SN74H83-四位串行進(jìn)位全加器。四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。四位超前進(jìn)位全加器。21 AB CiFCo全減器全減器半減器半減器ABCS一位集成半減器與全減器一位集成半減器與全減器22留意：減法器真值表要牢記留意：減法器真值表要牢記例例

7、4：分析以下圖的邏輯功：分析以下圖的邏輯功能。能。 23&1Y0Y2Y3YA1A0E11111由圖寫出輸入輸出之間的邏輯關(guān)系：由圖寫出輸入輸出之間的邏輯關(guān)系： EAAY010EAAY011EAAY013EAAY01224真值表：真值表：E0Y1Y2Y3Y特別留意：某些符號上的特別留意：某些符號上的“僅表示該僅表示該符合是低電平有效，不是符合是低電平有效，不是“非。非。25電路功能分析：電路功能分析：1E 為為 1 時，無論時，無論 A1、A0 是什么輸入是什么輸入 輸出均為高電平輸出均為高電平1；2E 為為 0 時，時， A1、A0 的四組不同輸?shù)乃慕M不同輸 入導(dǎo)致對應(yīng)的一個輸出為低電平，入導(dǎo)

8、致對應(yīng)的一個輸出為低電平， 其他的輸出為高電平；其他的輸出為高電平；3E 稱使能稱使能Enable端。端。 26電路命名：電路命名： 2-4譯碼器譯碼器組合電路分析的總結(jié)組合電路分析的總結(jié)271電路從前向后推，逐漸寫出函數(shù)關(guān)系，電路從前向后推，逐漸寫出函數(shù)關(guān)系， 再寫真值表，從真值表尋覓電路功能；再寫真值表，從真值表尋覓電路功能；2對根本組合電路要相當(dāng)熟習(xí)；對根本組合電路要相當(dāng)熟習(xí)；3留意使能留意使能Enable端。有時多個，常端。有時多個，常 為負(fù)電平有效，但也有正電平有效的。為負(fù)電平有效，但也有正電平有效的。 28義務(wù)義務(wù)要求要求最簡單的最簡單的邏輯電路邏輯電路根本思想：根本思想： 二、組

9、合電路的設(shè)計二、組合電路的設(shè)計1. 指定實(shí)踐問題的邏輯符號與含義，列指定實(shí)踐問題的邏輯符號與含義，列出真值表，根據(jù)真值表寫出表達(dá)式。出真值表，根據(jù)真值表寫出表達(dá)式。2. 用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)展化簡。展化簡。3. 畫出邏輯電路圖。畫出邏輯電路圖。設(shè)計步驟：設(shè)計步驟：29例例1：設(shè)計三人表決電路：設(shè)計三人表決電路A、B、C。每人。每人一個按鍵，假好像意那么按下，不贊同那么一個按鍵，假好像意那么按下，不贊同那么不按。結(jié)果用指示燈表示，多數(shù)贊同時指示不按。結(jié)果用指示燈表示，多數(shù)贊同時指示燈亮，否那么不亮。燈亮，否那么不亮。1. 首先指明邏輯符號取首先指明邏輯

10、符號取“0、“1的含義。三的含義。三個按鍵個按鍵A、B、C按下時為按下時為“1，不按時為，不按時為“0。輸出量為輸出量為 F，多數(shù)贊成時是，多數(shù)贊成時是“1，否那么是，否那么是“0。2. 根據(jù)題意列出邏輯形狀真值表。根據(jù)題意列出邏輯形狀真值表。30根據(jù)題意，寫真值表根據(jù)題意，寫真值表31ABC000111100100100111ABACBCCABCABF3. 畫出卡諾圖，化簡函數(shù)：畫出卡諾圖，化簡函數(shù)：324. 根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。CABCABF& 1&ABCF33CABCABCABCAB&ABCFCABCABF假設(shè)用與非門實(shí)現(xiàn)假設(shè)用與非門實(shí)現(xiàn)34例例2. 設(shè)計

11、一個一位全減器，兩個減數(shù)分設(shè)計一個一位全減器，兩個減數(shù)分別是別是A、B，Ci 是低位向本位的借位，是低位向本位的借位，Co是本位向高位的借位，是本位向高位的借位，F(xiàn) 是差。是差。解題步驟：解題步驟：1根據(jù)題意和一位二進(jìn)制數(shù)的減法規(guī)根據(jù)題意和一位二進(jìn)制數(shù)的減法規(guī) 那么，寫真值表；那么，寫真值表；2根據(jù)真值表畫根據(jù)真值表畫K圖，化簡邏輯函數(shù)；圖，化簡邏輯函數(shù)；3根據(jù)所用器件，畫出電路圖。根據(jù)所用器件，畫出電路圖。351. 根據(jù)題意，寫真值表根據(jù)題意，寫真值表36CiAB0001111001CiAB0001111001FCo2. 畫出卡諾圖畫出卡諾圖37BCiCiBABCiCiBABCiCiBACi

12、BACo)()(3. 化簡并根據(jù)所用器件調(diào)整邏輯函數(shù)化簡并根據(jù)所用器件調(diào)整邏輯函數(shù)CiBACiBACiBAABCiCiBAF384. 畫出邏輯電路圖畫出邏輯電路圖&CiBF=1=1CoA1本例本例 完成完成39401正確建立給定問題的邏輯描畫是關(guān)鍵；正確建立給定問題的邏輯描畫是關(guān)鍵；2工程考量，目的兼顧：電路簡單，器件工程考量，目的兼顧：電路簡單，器件 多見門類少，級數(shù)少，功耗小等；多見門類少，級數(shù)少，功耗小等；3不同的邏輯表達(dá)式能夠功能一樣，如不同的邏輯表達(dá)式能夠功能一樣，如 組合電路設(shè)計的總結(jié)組合電路設(shè)計的總結(jié)CDACBACBDCBAFBDACBACBDCBAF),(),(41三、中規(guī)模集

13、成三、中規(guī)模集成MSIMSI組合電路組合電路常用常用MSI組合組合邏輯器件：邏輯器件： 編碼器編碼器 譯碼器譯碼器 數(shù)據(jù)選擇器數(shù)據(jù)選擇器MUXMUX 數(shù)據(jù)分配器數(shù)據(jù)分配器 數(shù)碼比較器數(shù)碼比較器 加法器減法加法器減法器器42一、一、 譯碼器譯碼器譯碼是將某個二進(jìn)制編碼翻譯成電路的譯碼是將某個二進(jìn)制編碼翻譯成電路的某種形狀，是將輸入的某個二進(jìn)制編碼與電某種形狀，是將輸入的某個二進(jìn)制編碼與電路輸出的某種形狀相對應(yīng)。路輸出的某種形狀相對應(yīng)。 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器 顯示譯碼器顯示譯碼器分類：分類：431二進(jìn)制譯碼器二進(jìn)制譯碼器將將n個輸入的組合碼譯成個輸入的組合碼譯成

14、2n種電路形狀。種電路形狀。也叫也叫n-2n譯碼器。譯碼器。譯碼器的輸入：譯碼器的輸入： 一組二進(jìn)制代碼一組二進(jìn)制代碼譯碼器的輸出：譯碼器的輸出：一組高低電平信號一組高低電平信號44450Y1Y2Y3YE0A1A2-4 譯碼器譯碼器1A0A2A3-8 譯碼器譯碼器0Y1Y2Y3Y4Y5Y6Y7Y1EAE2BE2常用二進(jìn)制譯碼器舉例常用二進(jìn)制譯碼器舉例2-4 譯碼器譯碼器74LS的內(nèi)部線路的內(nèi)部線路46&1Y0Y2Y3YA1A0E輸輸入入使能端使能端輸輸出出1111174LS 2-4譯碼器的功能表譯碼器的功能表E0Y1Y2Y3Y留意：譯碼器功能表要牢記留意：譯碼器功能表要牢記47E1E101A1

15、1A01Y11Y21Y31Y01A11A01Y11Y21Y31YE202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AE274LS管腳圖管腳圖一片種含兩個一片種含兩個2-4譯碼器譯碼器48例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。例：利用譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線49任務(wù)原理：以任務(wù)原理：以A0A1=00為例為例000數(shù)據(jù)數(shù)據(jù)0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門A

16、EBECEDE總線總線脫離總線脫離總線502二二-十進(jìn)制譯碼器十進(jìn)制譯碼器BCD譯碼器譯碼器51將輸入的一位將輸入的一位BCD碼四位二進(jìn)制數(shù)碼四位二進(jìn)制數(shù)譯成譯成10種不同的電路形狀。種不同的電路形狀。1A0A2ABCD 譯碼器譯碼器0Y1Y2Y3Y4Y5Y6Y7YE8Y9Y3ABCD 碼碼3顯示譯碼器顯示譯碼器二二- -十進(jìn)十進(jìn)制編碼制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，經(jīng)常需求將運(yùn)算結(jié)果用在數(shù)字系統(tǒng)中，經(jīng)常需求將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示譯碼器。52abcdefg53顯示器件：顯示器件： 常用的是七段

17、數(shù)碼顯示管常用的是七段數(shù)碼顯示管a b c d e f g+5V共陽共陽共陰共陰顯示器件：顯示器件： 七段數(shù)碼顯示管七段數(shù)碼顯示管顯示顯示 a b c d e f g 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1abcdfge54顯示譯碼器：顯示譯碼器：11474LS49BCBI DAeabcdfgUccGND74LS49的管腳圖的管腳圖消隱控制端消隱控制端557功能表簡表功能表簡表輸輸 入入輸輸 出出顯顯 示示DABIag10XXXX0000000消隱消隱8421碼碼譯碼譯碼顯示字型顯示字型完好的功能表請參考相關(guān)的芯片手冊。完好的功能表請參考

18、相關(guān)的芯片手冊。5674LS49與七段顯與七段顯示器件的銜接：示器件的銜接：bfac d egbfac d egBID C B A+5V+5V74LS49是集電是集電極開路，必需接極開路，必需接上拉電阻上拉電阻74LS4957二、二、 數(shù)據(jù)選擇器數(shù)據(jù)選擇器MUX從一組數(shù)據(jù)中選擇一路信號進(jìn)展傳輸?shù)碾姀囊唤M數(shù)據(jù)中選擇一路信號進(jìn)展傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。路，稱為數(shù)據(jù)選擇器。A0 A1D3D2D1D0W控制信號控制信號輸入信號輸入信號輸出信號輸出信號數(shù)據(jù)選擇數(shù)據(jù)選擇器類似一器類似一個多擲開個多擲開關(guān)。選擇關(guān)。選擇哪一路信哪一路信號由相應(yīng)號由相應(yīng)的一組控的一組控制信號控制信號控制。制。5859Y0A

19、1A4選選1 MUX常用數(shù)據(jù)選擇器舉例常用數(shù)據(jù)選擇器舉例E D0 D1 D2 D3YE1A2A8選選1 MUX D0 D1 D2 D30A D4 D5 D6 D7集成電路集成電路74LS153E使能端使能端604選選1 MUX的性質(zhì)真值表的性質(zhì)真值表4選選1 MUX的性質(zhì)函數(shù)式的性質(zhì)函數(shù)式TmiiiDDDDAADDDDAAAAAAAADmAADAADAADAADY)()()()()()()(3210013210010101013001312010010161時條件：0E4選選1 MUX的性質(zhì)的性質(zhì)K圖圖E功能表功能表62時0EA0A10101Y0D7DEY集成電路集成電路 74LS151638

20、選選1 MUX的性質(zhì)真值簡表的性質(zhì)真值簡表8選選1 MUX的性質(zhì)函數(shù)式的性質(zhì)函數(shù)式時0ETmiiiDDDDDDDDAAADmAAADAAADAAADAAADAAADAAADAAADAAADY)()()()()()()()()()(765432100127001270126012501240123122021200101648選選1 MUX的性質(zhì)的性質(zhì)K圖圖65A0A2A10001111001YYE1A2A8選選1 MUX D0 D1 D2 D30A D4 D5 D6 D7時0E用兩片用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y

21、&A0A2A2A3D8D15 D0D7 =0D0D7=1D0D7用兩片用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8D15=1D8D15三、數(shù)碼比較器三、數(shù)碼比較器比較兩個數(shù)的大小或能否相等。比較兩個數(shù)的大小或能否相等。 1一位比較器一位比較器 2四位比較器四位比較器681一位數(shù)值比較器一位數(shù)值比較器功能表功能表69BABA”“ABBABA”“BABA”“70邏輯圖邏輯圖邏輯符號邏輯符號A=B&=1ABAB 71ABABAB)L(ABA=BAB(A=B)LB1B0B3B2A1A0A

22、3A2四位集成比較器四位集成比較器74LS85A3B2A2A1B1A0B0B3B3(AB) AB A=B ABGNDA0B0B1A1A2B2A3UCC低位比較結(jié)果低位比較結(jié)果比較結(jié)果，可向高位輸出比較結(jié)果，可向高位輸出(AB)LAB A=B ABLABA=BABLABA=BABA1B1A0B0A3B3A2B2A=BL?010?74LS85高位芯片高位芯片 74LS85低位芯片低位芯片74MSI 組件都是為了某種專門的邏輯組件都是為了某種專門的邏輯功能而設(shè)計，但是經(jīng)過適當(dāng)?shù)脑O(shè)計和銜功能而設(shè)計，但是經(jīng)過適當(dāng)?shù)脑O(shè)計和銜接，可以實(shí)現(xiàn)普通的組合邏輯功能。接，可以實(shí)現(xiàn)普通的組合邏輯功能。用用MSI 組件設(shè)

23、計邏輯電路，可以減少組件設(shè)計邏輯電路，可以減少連線、提高可靠性。連線、提高可靠性。75四、用四、用MSIMSI組件實(shí)現(xiàn)組合邏輯函數(shù)組件實(shí)現(xiàn)組合邏輯函數(shù) 方法方法: 1函數(shù)對比法代函數(shù)對比法代數(shù)法數(shù)法 2卡諾圖對比法卡諾圖對比法 761用數(shù)選器用數(shù)選器MUX 實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù) 1函數(shù)對比法代數(shù)法函數(shù)對比法代數(shù)法 例例1： 用用4選選1 MUX實(shí)現(xiàn)如下邏輯函數(shù)。實(shí)現(xiàn)如下邏輯函數(shù)。BCCBACBACBAF77與四選一選擇器輸出的邏輯式比較與四選一選擇器輸出的邏輯式比較:)()()()(013120100101AADAADAADAADY可令：可令：BA0CA1ADD10AD 2變換：變換：）（

24、）（）（BCBCABCACBAF1)(13D78解：解：BCCBACBACBAF對對FY D0 D1D2 D3A0A1YBCAF“1E接線圖：接線圖：74LS1537912 卡諾圖對比法卡諾圖對比法 將將n個變量函數(shù)的個變量函數(shù)的K圖圖與與n個地址輸入的個地址輸入的MUX的卡諾圖對比的卡諾圖對比 80例例2： 用用8選選1 MUX實(shí)現(xiàn)如下邏輯函數(shù)。實(shí)現(xiàn)如下邏輯函數(shù)。CABCABFABC000111100100100111A0A2A10001111001YF對比對比81如令：如令：AA 0CA 104210DDDD17653DDDDFY BA 2電路圖：電路圖：FYE1A2A8選選1 MUX D0 D1 D2 D30A D4 D5 D6 D7BCA 0 0 0 1 0 1 1 0 0 0 1 0 1 1 1 182 卡諾圖對比法卡諾圖對比法 如函數(shù)的變量數(shù)比如函數(shù)的變量數(shù)比MUX的輸入地址個數(shù)多時