SILICIDE、SALICIDE和POLYCIDE工藝的整理

1、.首先，這三個名詞對應(yīng)的應(yīng)用應(yīng)該是一樣的，都是利用硅化物來降低POLY上的連接電阻。 但生成的工藝是不一樣的，具體怎么用單獨的中文區(qū)分，現(xiàn)在我也還沒看到相應(yīng)資料， 就暫且沿用英文的了。其中，SILICIDE就是金屬硅化物，是由金屬和硅經(jīng)過物理化學 反應(yīng)形成的一種化合態(tài)，其導電特性介于金屬和硅之間，而POLYCIDE和SALICIDE則是分別 指對著不同的形成SILICIDE的工藝流程，下面對這兩個流程的區(qū)別簡述如下：POLYCIDE： 其一般制造過程是，柵氧化層完成以后，繼續(xù)在其上面生長多晶硅(POLY-SI）， 然后在POLY上繼續(xù)生長金屬硅化物（silicide），其一般為 WSi2 （硅

2、化鎢）和 TiSi2 （硅 化鈦）薄膜，然后再進行柵極刻蝕和有源區(qū)注入等其他工序，完成整個芯片制造。SALICIDE: 它的生成比較復雜，先是完成柵刻蝕及源漏注入以后，以濺射的方式在POLY上 淀積一層金屬層（一般為 Ti,Co或Ni），然后進行第一次快速升溫煺火處理（RTA），使多晶 硅表面和淀積的金屬發(fā)生反應(yīng)，形成金屬硅化物。根據(jù)煺火溫度設(shè)定，使得其他絕緣層（ Nitride 或 Oxide）上的淀積金屬不能跟絕緣層反應(yīng)產(chǎn)生不希望的硅化物，因此是一種自對 準的過程。然后再用一中選擇性強的濕法刻蝕（NH4OH/H2O2/H20或H2SO4/H2O2的混合液）清除 不需要的金屬淀積層，留下柵極

3、及其他需要做硅化物的salicide。另外，還可以經(jīng)過多次煺火 形成更低阻值的硅化物連接。跟POLYCIDE不同的是，SALICIDE可以同時形成有源區(qū)S/D接觸的 硅化物，降低其接觸孔的歐姆電阻，在深亞微米器件中，減少由于尺寸降低帶來的相對接觸 電阻的提升。另外，在制作高值POLY電阻的時候，必須專門有一層來避免在POLY上形成SALICIDE ，否則電阻值就上不了哈。對于金屬硅化物以及目前又開始熱門的金屬柵極的制作，特性分析，工藝流程，有很多文獻 可以參考，但作為LAYOUT設(shè)計者而言，不需要了解這么多，就是明白這個東西的作用是什么應(yīng)該 就足夠了。 希望能給大家一點幫助。Salicide

4、/ Polycide 使用條件？Salicide / Polycide 使用條件？半導體技術(shù)天地3N6U*H4f-o7z#b9N;v;T半導體,芯片,集成電路,設(shè)計, 版圖,晶圓,制造,工藝,制程,封裝,測 試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless8c:r;U/c6%e.t5+YSalicide 可以減小柵極和源漏電阻Polycide 可以減小柵極電阻%g%k/J'h1m

5、9Q什么時候選擇哪一種呢？兩者使用前提條件是什么呢？有什么使用限制呢？一、看你Care的是什么？Salicide自對準效果很好，且Rs也很小。但是Thermal Stable不好。而且會有C49和C54的相位轉(zhuǎn)換，電阻差異很大哦。所以這個一般需要Wet Etch前后各一步Thermal來。如果一步到位對小線寬的Gate控制不好。因為反應(yīng)過程中是Si擴散到界面與Ti反應(yīng)。這樣就會有一定量的橫向反 應(yīng)。Polycide的Rs會比較大一些，但是Thermal下比較穩(wěn)定。以上在0.35-0.6甚至0.8um都有在用。0.25及其以下用CoSi2，對線寬控制比較好，因為Co與Si反應(yīng)的時候，是Co進入界

6、面與Si反應(yīng)，這樣橫向反應(yīng)就比SiTi2的小，因為Poly 的邊界決定了線寬不會延伸。nm時代就要用NiSix了，Thermal穩(wěn)定性很差，但是因為它不能用前面的原因是他更Care工藝過程中的Thermal Burdget，所以不得不用它了二、1.SALICIDE產(chǎn)生BRIDGING現(xiàn)象擴散速度較金屬快的話，則容易跑到SPACER上，反應(yīng)生成bridging。也就是硅化物的形成已經(jīng) 在源漏和柵極上了，這樣就會出現(xiàn)橋接，尤其在細線寬情況下。salicide如果使用TI/CO的話，這個情況比較嚴重。POLYCIDE是不會有這種情況的。2.   一般的摻雜物在SALICIDE中的

7、擴散速度極快，所以在多晶中的摻雜物很容易進入salicide而流串到其他地方，多晶硅也因摻雜物流失會有空乏現(xiàn)場 產(chǎn)生。對于CMOS的應(yīng)用，則會有P型和N型摻雜物的相互污染導致VT的變化，嚴重影響電路運行。有時需要在進行SALICIDE之前，往多晶里面摻入N 什么的。減小這種效應(yīng)。3.   由于SALICIDE的源漏電阻比采用POLYCIDE的小很多，所以相對來說，在打源漏接觸孔時，SALICIDE會比POLYCIDE的少。源漏如果 打的孔多的話，也會影響布局密度。4.   較注重元件關(guān)閉狀態(tài)以及漏電流大小的電路產(chǎn)品，如DRAM，多采用POLYCIDE，因

8、為SALICIDE過程容易造成S/D和襯底接觸面的漏電流，嚴重 影響記憶元胞的資料保存能力。這是我獲得的一些原因。另一些還沒有弄明白原理。三、1、Briding現(xiàn)象：就是我說的那個TiSi2和CoSi2對線寬的控制上。因為他們反應(yīng)機理不同，一個是金屬擴散到界面與硅反應(yīng)，另一個是硅 擴散到界面與金屬反應(yīng)。這兩種區(qū)別很大程度上決定了SPACER的上面有沒有金屬硅化物的生成的。2、它的道理好像不對：Silicide對雜質(zhì)有無Barrier的作用暫且不論，即使它沒有Barrier功能，那POLY中的雜質(zhì)（一般為P） 也是向上擴散的。而ILD一般是BPSG，類似于SiO2，吸B排P，這樣P也很難被擴散到BPSG中，即使跑到ILD中，似乎也影響不到Vt。而為了防止Vt的變化，一般都是在長Gate Oxide的過程中摻入 N 的元素