網(wǎng)絡(luò)阻抗測(cè)試儀

1、目錄一、方案論證與比較 (21.1 信號(hào)源選擇部分方案論證 (21.2信號(hào)源調(diào)理部分方案論證 (31.2.1 有源低通濾波 (31.2.2放大電路 (31.3I/V變換電路模塊方案論證 (31.4阻抗模測(cè)量模塊方案論證 (41.5阻抗角測(cè)量部分方案論證 (41.6綜合控制部分方案論證 (5二、分析計(jì)算 (52.1阻抗模 (52.2阻抗角 (62.3諧振點(diǎn) (62.4被測(cè)網(wǎng)絡(luò)結(jié)構(gòu)的判斷和計(jì)算 (62.4.1 元件類型判斷 (62.4.2 元件串、并聯(lián)判斷 (62.4.3 元件參數(shù)的計(jì)算 (7三、系統(tǒng)設(shè)計(jì) (73.1總體設(shè)計(jì)框圖 (73.2單元電路設(shè)計(jì) (83.2.1 DDS產(chǎn)生信號(hào)源電路設(shè)計(jì) (

2、83.2.2 信號(hào)源濾波及放大電路設(shè)計(jì) (93.2.3 I/V轉(zhuǎn)化電路設(shè)計(jì) (93.2.4峰值檢波模塊電路設(shè)計(jì) (93.2.5比較器電路設(shè)計(jì) (103.2.6電源電路設(shè)計(jì) (103.2.7 MSP430和CPLD電路設(shè)計(jì) (11四、軟件系統(tǒng)流程圖 (12五、系統(tǒng)測(cè)試 (135.1測(cè)試原理與方法 (155.2使用儀器 (165.3測(cè)試數(shù)據(jù)結(jié)果 (165.4數(shù)據(jù)誤差分析 (175.5總結(jié) (18六、參考文獻(xiàn) (18網(wǎng)絡(luò)阻抗測(cè)試儀摘要:本方案采用MSP430單片機(jī)作為主控。利用DDS芯片AD9851、運(yùn)放電路、矩陣鍵盤,設(shè)計(jì)了一個(gè)輸出幅度2V±0.1V(Vpp、頻率1kHz200kHz、可

3、步進(jìn)顯示的正弦信號(hào)作為標(biāo)準(zhǔn)輸入信號(hào),設(shè)定固定頻率或掃頻信號(hào)輸入到被測(cè)未知R、L、C網(wǎng)絡(luò),經(jīng)過I-V轉(zhuǎn)換電路后,通過有效值轉(zhuǎn)換芯片AD637和24位高精度A/D 轉(zhuǎn)換芯片測(cè)量輸出電壓值,換算阻抗。阻抗角的測(cè)量是將原輸入信號(hào)和經(jīng)由被測(cè)網(wǎng)絡(luò)后輸出的一組測(cè)量信號(hào)分別經(jīng)過由TL3016構(gòu)建成的具有遲滯特性的過零比較器整形為方波,通過可編程邏輯器件(CPLD對(duì)方波信號(hào)進(jìn)行濾波、測(cè)算相位差,單片機(jī)讀取CPLD相位差信息計(jì)算得到阻抗角。利用相位的大小判斷元件的種類,分別利用DDS的低頻和高頻信號(hào)判斷串并聯(lián)網(wǎng)絡(luò)結(jié)構(gòu),由阻抗和電路結(jié)構(gòu)進(jìn)一步計(jì)算元件具體數(shù)值。關(guān)鍵字:阻抗測(cè)量;AD7799;TL3016;RLC網(wǎng)絡(luò)

4、;MSP430一、方案論證與比較1.1 信號(hào)源選擇部分方案論證阻抗參數(shù)測(cè)量在傳感器、儀器儀表以及印刷電路分布參數(shù)分析等技術(shù)領(lǐng)域中占據(jù)非常重要的地位,目前阻抗測(cè)量技術(shù)已經(jīng)從電橋法、諧振法等傳統(tǒng)方法發(fā)展到矢量伏安法等現(xiàn)代數(shù)字測(cè)量技術(shù)。然而現(xiàn)有的數(shù)字化阻抗測(cè)量方法都要求激勵(lì)信號(hào)是低失真度的正弦信號(hào),而頻率高的低失真度正弦信號(hào)很難獲得,這限制了測(cè)量精度的提高和測(cè)量范圍的擴(kuò)大?？梢?獲得低失真度、高精度、穩(wěn)定的標(biāo)準(zhǔn)信號(hào)源是這個(gè)系統(tǒng)的核心,它的成功與否,將直接影響到整個(gè)系統(tǒng)的性能。方案一:利用模擬分立元件(如RC、LC網(wǎng)絡(luò)產(chǎn)生振蕩信號(hào)利用成熟的三點(diǎn)式晶體管振蕩電路,可以通過改變電阻,電感,電容元件的參數(shù),

5、來改變正弦振蕩的頻率。這種電路的特點(diǎn)是頻率穩(wěn)定性較好,并且很容易起振,電路簡單。但是如果要實(shí)現(xiàn)題目中要求的1KHz至200KHz那么寬的頻率范圍,很難做到,或者實(shí)現(xiàn)起來系統(tǒng)體積太大,功耗很高,容易產(chǎn)生雜波,不易精確調(diào)節(jié)振蕩頻率。方案二:利用壓控振蕩器VCO產(chǎn)生振蕩信號(hào)壓控振蕩器(又稱為VCO或V/F轉(zhuǎn)換電路產(chǎn)生的波形的振蕩頻率與它的控制電壓成正比,因此,調(diào)節(jié)可變電阻或可變電容可以調(diào)節(jié)波形發(fā)生電路的振蕩頻率。利用集成運(yùn)放可以構(gòu)成具有一定精度、線性較好的壓控振蕩器。并且,可以用數(shù)字電位器實(shí)現(xiàn)對(duì)電壓的程控。但是,開環(huán)VCO的頻率穩(wěn)定度和頻率精度較低,題目中的頻率范圍對(duì)于壓控振蕩器來說太寬,很難實(shí)現(xiàn),

6、并且壓控振蕩器產(chǎn)生的信號(hào)頻率穩(wěn)定度也達(dá)不到題目的設(shè)計(jì)要求。方案三:直接數(shù)字合成法(DDSDDS或DDFS 是 Direct Digital Frequency Synthesis 的簡稱,通常將此視為第三代頻率合成技術(shù),它突破了前幾種頻率合成法的原理,從“相位”的概念出發(fā)進(jìn)行頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波,而且可以控制波形的初始相位,還可以用DDS方法產(chǎn)生任意波形(AWG。AD9851是比較常用的功能強(qiáng)大的DDS芯片,它提供了并行和串行控制字輸入,以改變其輸出頻率,易于控制,內(nèi)部包含可編程DDS系統(tǒng)、集成高速的10bitDAC 及高速比較器,能夠產(chǎn)生頻率很高的正弦信號(hào)(070M

7、Hz,由于采用特定的集成工藝,內(nèi)部數(shù)字信號(hào)抖動(dòng)很小。而且,采用該DDS芯片外圍電路相對(duì)簡單,便于操作。綜上所述,我們從多個(gè)方面考慮采用了方案三作為信號(hào)源產(chǎn)生部分。1.2 信號(hào)源調(diào)理部分方案論證信號(hào)源調(diào)理主要可分為以下兩個(gè)方面:一是對(duì)噪聲干擾的有效控制;二是對(duì)輸出信號(hào)幅度進(jìn)行調(diào)理。1.2.1 有源低通濾波AD9851的內(nèi)部沒有有效的低通濾波器,因此經(jīng)過DAC輸出的掃描信號(hào)不可避免的含有高頻噪聲,該噪聲可以分為兩類:一類為DAC數(shù)模轉(zhuǎn)換帶來的階梯波形分量及其高次諧波,另一類為AD9851內(nèi)部系統(tǒng)時(shí)鐘及其高次諧波。故信號(hào)輸出端口需要加低通濾波抑制高頻干擾。有源濾波能對(duì)大小和頻率都變化的諧波以及變化的

8、無功進(jìn)行補(bǔ)償,克服LC 濾波器等傳統(tǒng)的諧波抑制和無功補(bǔ)償方法的缺點(diǎn),獲得比無源濾波器更好的補(bǔ)償特性,控制精度高、治理效果好,是比較理想的濾波方式。有源濾波器是指由放大電路及RC網(wǎng)絡(luò)構(gòu)成的濾波器電路,它實(shí)際是一種具有特定頻響的放大器,濾波器的階數(shù)越高,頻響特性衰減的速率越快,但RC網(wǎng)絡(luò)階數(shù)越多,元件參數(shù)計(jì)算越繁瑣,電路的調(diào)試越困難,綜合考慮,我們選用二階有源低通濾波器。1.2.2放大電路題目要求輸出信號(hào)幅度2V±0.1V(Vpp,而從DDS輸出的波形幅度達(dá)不到題目要求,因此要對(duì)DDS輸出的電壓幅度進(jìn)行放大。方案一:用晶體管組成放大電路用分立的晶體管元件構(gòu)成的放大電路,優(yōu)點(diǎn)是靈敏度高、能

9、承受的較大的功率、動(dòng)態(tài)范圍廣等,它們的通頻帶也較寬。但是,分立元件組成的電路調(diào)試起來很困難,特別是在高頻段,而且容易引入噪聲和失真。方案二:用運(yùn)算放大器構(gòu)成放大電路一個(gè)較好的解決方案是利用性能優(yōu)良的集成的運(yùn)算放大器構(gòu)成差分放大電路。Ti公司的OPA2227PA是低噪聲、高精度、高速的集成運(yùn)放,帶寬滿足題目標(biāo)準(zhǔn)信號(hào)源的頻率范圍1kHz200kHz的要求,用它構(gòu)成基本運(yùn)算放大電路可以比較理想地實(shí)現(xiàn)對(duì)信號(hào)源進(jìn)行幅度放大。綜上所述,我們采用方案四作為本系統(tǒng)的放大部分。1.3 I/V變換電路模塊方案論證本實(shí)驗(yàn)采用的方法是讓標(biāo)準(zhǔn)正弦信號(hào)經(jīng)過未知一端口網(wǎng)絡(luò),由外圍電路測(cè)出未知網(wǎng)絡(luò)的阻抗模和阻抗角,從而判斷構(gòu)

10、成被測(cè)網(wǎng)絡(luò)的阻抗形式,所以要將經(jīng)由未知網(wǎng)絡(luò)的電流轉(zhuǎn)換為電壓從而實(shí)現(xiàn)下面未知網(wǎng)絡(luò)的阻抗的測(cè)量過程。方案一:利用分壓電路將電流通入電阻,在電阻上采樣出電壓信號(hào),其中,可以使用電位器調(diào)節(jié)輸出電壓的大小。這種方法最簡單,但需要考慮功率和放大倍數(shù)的選擇問題,不采用。方案二:積分電路方法電壓可以看作是電流的積分,即U=1idt-C為保證精度,選取運(yùn)放時(shí)盡量找輸入阻抗大的。該電路常用于PID調(diào)節(jié),積分電路成熟且放大倍數(shù)和精度較好。但要注意這種電路輸出電壓和輸入電流的相位是相反的,但對(duì)于電阻和電容的選擇要求高,不采用。方案三:運(yùn)放直接搭接的方法(跨阻放大器充分利用運(yùn)放“虛短”和“虛斷”的概念,將電流轉(zhuǎn)換為電壓

11、信號(hào),電流通過電阻,在電阻上產(chǎn)生壓降,建立起電壓和電流的關(guān)系為Uo=R i-這種方法避免了運(yùn)放輸入失調(diào)電壓,輸入偏置電流和失調(diào)電流帶來的積分誤差,也避免了電容的漏電流帶來的誤差,我們選用Ti公司的精度高、性能優(yōu)良的OPA2227PA作為跨阻放大器,實(shí)現(xiàn)I/V變換。1.4阻抗模測(cè)量模塊方案論證方案一:直接信號(hào)采樣法通過高速A/D轉(zhuǎn)換器對(duì)被測(cè)交流信號(hào)直接采樣,再通過數(shù)據(jù)處理得到信號(hào)的電平值,但這種方法對(duì)A/D轉(zhuǎn)換器的采樣速率和系統(tǒng)數(shù)據(jù)處理的速度要求較高,在實(shí)際設(shè)計(jì)中,為了保證足夠的精度,采樣間隙應(yīng)盡量短,對(duì)器件的速度要求較苛刻。方案二:峰值檢波法采用真有效值/直流轉(zhuǎn)換器將被測(cè)的交流信號(hào)電壓轉(zhuǎn)換為與

12、其有效值相等的直流電壓,然后通過A/D轉(zhuǎn)換器對(duì)該電壓進(jìn)行采樣,即可得到被測(cè)交流信號(hào)的電平值。對(duì)于正弦波,其峰值與有效值之間存在 2 倍的關(guān)系,因此,只要測(cè)得了信號(hào)的有效值,信號(hào)的峰峰值也就相應(yīng)得到了。AD公司生產(chǎn)的AD637是專門的有效值檢測(cè)集成芯片,因此采用AD637電路就能實(shí)現(xiàn)信號(hào)的有效值檢測(cè)該方法降低了對(duì)A/D轉(zhuǎn)換器采樣速率的要求,并且降低了單片機(jī)對(duì)采樣數(shù)據(jù)處理的難度,電路的性能優(yōu)良、實(shí)現(xiàn)簡單。此外,它還適用于任意波形信號(hào)的電平測(cè)量。經(jīng)比較,選用方案二作為阻抗模測(cè)量電路的實(shí)現(xiàn)方法。1.5阻抗角測(cè)量部分方案論證方案一:矢量法設(shè)兩個(gè)同頻率等幅( E 的正弦信號(hào)相減后得到矢量差的模:|V| =

13、 2 E sin(/2將矢量差的模通過濾波后, 其值與sin(/ 2 成正比方案二:相乘法器法將兩個(gè)同頻率的正弦信號(hào)通過乘法器后, 經(jīng)過積分濾波電路得到一個(gè)直流電壓: V= KcosU,其中,K 為傳輸系數(shù)。本方法可以濾除信號(hào)波形中的高次諧波, 抑制了諧波對(duì)測(cè)量準(zhǔn)確度的影響。方案一、方案二通用性和靈活性均較差,難以用外部電路實(shí)現(xiàn),故不采用。方案三:基于CPLD 的鑒相法將標(biāo)準(zhǔn)輸入信號(hào)和經(jīng)由被測(cè)網(wǎng)絡(luò)后輸出的一組測(cè)量信號(hào)分別經(jīng)過由TL3016構(gòu)建成的具有遲滯特性的過零比較器整形為方波,通過可編程邏輯器件(CPLD 對(duì)方波信號(hào)進(jìn)行相應(yīng)的處理,最后由單片機(jī)MSP430計(jì)數(shù)得到阻抗角。CPLD 和這種方

14、法速度快、精度高,外圍電路簡單易行,是比較理想的相位差測(cè)量方法。1.6綜合控制部分方案論證方案一:采取FPGA 或者CPLD 控制近年來,可編程器件發(fā)展很快,在很多方面都得到了廣泛的應(yīng)用。采用大規(guī)模的可編程器件來完成系統(tǒng)的控制是一種很不錯(cuò)的解決方案,它具有體積小、改動(dòng)靈活的特點(diǎn)。用它們作為系統(tǒng)的“神經(jīng)中樞”,可以采用VHDL 或者Verilog 語言來描述。但是一般來說,復(fù)雜可編程邏輯器件CPLD(Complex Programmable Logic Device集成的門數(shù)目不會(huì)很多?，F(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gate Array 是新一代的可編程器件,但

15、是需要外部的配置芯片,否則斷電后,保存在RAM 中的程序會(huì)丟失。這個(gè)方案特別適用于大型、高速、復(fù)雜系統(tǒng)的控制,但是本系統(tǒng)中,考慮到成本和制作難易程度,沒有采用這個(gè)方案。 方案二:采取MSP430單片機(jī)作為控制中心MSP430是Ti 公司生產(chǎn)的一種16位超低功耗、具有精簡指令集的混合信號(hào)處理器,可以將多個(gè)不同功能的模擬電路、數(shù)字電路和微處理器集成在一個(gè)芯片上。MSP430采用精簡指令結(jié)構(gòu),具有豐富的尋址方式、簡潔的27條內(nèi)核指令以及大量的模擬指令,大量的寄存器和片內(nèi)數(shù)據(jù)存儲(chǔ)器都可以參加多種運(yùn)算,保證了可編制出高效率的源程序;可以再25MHz 晶振的驅(qū)動(dòng)下,實(shí)現(xiàn)40ns 的指令周期;該單片機(jī)功耗低

16、、片內(nèi)資源豐富,便于高效開發(fā)。多方面考慮,我們選用MSP430作為控制中心,結(jié)合CPLD 實(shí)現(xiàn)對(duì)電路的綜合控制。二、分析計(jì)算2.1阻抗模在具有電阻、電感和電容的電路里,對(duì)交流電所起的阻礙作用叫做阻抗。阻抗常用Z 表示,是一個(gè)復(fù)數(shù),實(shí)部稱為電阻,虛部稱為電抗,其中電容在電路中對(duì)交流電所起的阻礙作用稱為容抗 ,電感在電路中對(duì)交流電所起的阻礙作用稱為感抗,電容和電感在電路中對(duì)交流電引起的阻礙作用總稱為電抗。阻抗公式為Z=R+jX其中,|Z|=22R X ,|Z|稱為阻抗模。在本系統(tǒng)中,將輸入信號(hào)的有效值用Ui 表示,經(jīng)過被測(cè)網(wǎng)絡(luò)后的輸出信號(hào)有效值用Uo 表示,如圖2.1。圖2.1 阻抗模分析由圖知,

17、Uo=U i R Z,則|Z|=Ui Uo R ,且Ui=22Vp p -,其中Vp-p 為題目要求的2V 。只要通過峰值檢波部分測(cè)得Uo 便可計(jì)算出阻抗模|Z|。2.2阻抗角將輸入與輸出雙T 網(wǎng)絡(luò)的信號(hào)分別進(jìn)行整形得到的A 、B 兩個(gè)方波信號(hào),送入CPLD 進(jìn)行異運(yùn)算,整理后得到矩形脈沖信號(hào),將其送到單片機(jī)MSP430計(jì)算出該脈沖信號(hào)的占空比K,阻抗角| =2K ,阻抗角的正負(fù)取決于A 、B 兩個(gè)信號(hào)上升沿到來的先后,若A 的上升沿到來超前于B ,為正;反之,為負(fù)。2.3 諧振點(diǎn)由電感L 和電容C 組成的,可以在一個(gè)或若干個(gè)頻率上發(fā)生諧振現(xiàn)象的電路,統(tǒng)稱為諧振電路,諧振條件是整個(gè)諧振電路的核

18、心,當(dāng)X=0時(shí),電路發(fā)生諧振。對(duì)于LC 串聯(lián)電路,Z=1(j L C-,由X=0得,諧振條件為=1/LC ;對(duì)于LC 并聯(lián)電路,Z=2(1j L LC -,當(dāng)2LC =1時(shí),形成諧振條件,即=1/LC ,其中,=2f 。在本系統(tǒng)中,通過MSP430掃描波形,根據(jù)阻抗模的變化,再結(jié)合程序便可得出諧振頻率。2.4被測(cè)網(wǎng)絡(luò)結(jié)構(gòu)的判斷和計(jì)算2.4.1 元件類型判斷由電路知識(shí)可知,電阻的阻抗Z=R,電容的阻抗Z=j w c -,電感的阻抗Z=j L 。對(duì)于由RC 元件組成的被測(cè)網(wǎng)絡(luò),0;對(duì)于由RL 元件組成的被測(cè)網(wǎng)絡(luò),0;對(duì)于由LC 元件組成的被測(cè)網(wǎng)絡(luò),=+90°或-90°。根據(jù)系統(tǒng)

19、測(cè)試出的值,便可判斷被測(cè)網(wǎng)絡(luò)的元件類型。 2.4.2 元件串、并聯(lián)判斷被測(cè)網(wǎng)絡(luò)UiRUo當(dāng)輸入低頻信號(hào)時(shí),對(duì)于由RC 元件組成的被測(cè)網(wǎng)絡(luò),串聯(lián)時(shí),阻抗模趨近于無窮大,而并聯(lián)時(shí),阻抗模接近于R 的值;對(duì)于由RL 元件組成的被測(cè)網(wǎng)絡(luò),串聯(lián)時(shí),阻抗模接近于R 的值,而并聯(lián)時(shí),阻抗模接近于無窮大;對(duì)于由LC 元件組成的被測(cè)網(wǎng)絡(luò),可以通過對(duì)諧振點(diǎn)的測(cè)量,來判斷串、并聯(lián)情況,對(duì)于串聯(lián)電路,頻率逐漸增大,阻抗模先減后增,即阻抗模有最小值,而并聯(lián)時(shí),頻率逐漸增大,阻抗模先增后減,即阻抗模有最大值。在元件類型判斷好的情況下,設(shè)置DDS 芯片使其產(chǎn)生低頻信號(hào)(如1Hz ,根據(jù)系統(tǒng)所測(cè)量的阻抗模便可判斷出元件的串、

20、并聯(lián)情況。 2.4.3 元件參數(shù)的計(jì)算 由阻抗Z 的公式知,R=cos Z (1 X=sin Z (2只要在一個(gè)固定頻率的測(cè)試點(diǎn),測(cè)得阻抗模|Z|和阻抗角,便可計(jì)算出元件的參數(shù)。a RC 串聯(lián)時(shí),R =cos Z ,C =1(sin Z -; b RL 串聯(lián)時(shí),R =cos Z ,L =sin Z L ; c LC 串聯(lián)時(shí),Z =1(j L C -,則|Z|=|1L C-|,用兩個(gè)不同頻率的測(cè)試點(diǎn),便可算出L 和C 的值;d RC 并聯(lián)時(shí),R= |Z |21(tan +,C=tan (R -;e RL 并聯(lián)時(shí),R = tan L ,L=21(tan (tan Z+;f LC 并聯(lián)時(shí), Z =2

21、(1j L LC +,則|Z|=2(1L LC -,用兩個(gè)不同頻率的測(cè)試點(diǎn),便可算出L 和C 的值。三、系統(tǒng)設(shè)計(jì)3.1總體設(shè)計(jì)框圖整個(gè)系統(tǒng)的框圖如圖3.1所示,系統(tǒng)主要由DDS 正弦信號(hào)產(chǎn)生模塊,濾波放大模塊,I/V 轉(zhuǎn)換模塊,峰值檢測(cè)模塊,比較器模塊組成。MSP430F149單片機(jī)DDS 運(yùn)放阻抗網(wǎng)絡(luò)I/V 轉(zhuǎn)換峰值檢測(cè)24位ADC AD7799計(jì)算|Z|過零比較器過零比較器CPLD計(jì)算Ø圖3.1 系統(tǒng)框圖3.2單元電路設(shè)計(jì)3.2.1 DDS 產(chǎn)生信號(hào)源電路設(shè)計(jì)本系統(tǒng)采用以AD9851為核心的DDS 模塊作為信號(hào)源產(chǎn)生模塊,通過系統(tǒng)的主控制器MSP430,采用并行模式,程控產(chǎn)生題目

22、所需的正弦波。AD9851主要包括相位寄存器、相位全加器、D/ A 轉(zhuǎn)換器,相位寄存器和相位全加器構(gòu)成相位累加器。AD9851 內(nèi)部的控制字寄存器首先寄存來自外部的頻率、相位控制字,相位累加器接收來自控制字寄存器的數(shù)據(jù)后決定最終輸出信號(hào)頻率和相位的范圍和精度,經(jīng)過內(nèi)部D/ A 轉(zhuǎn)換器后,所得到的就是最終的數(shù)字合成信號(hào)。DDS 模塊電路圖如圖3.2.1所示。D31D22D13LSB D04PGND 5PVCC 6W_CLK 7PQ_UD 8REFCLOCK 9AGND 10AVDD 11RSET 12VOUTN 13VOUTP 14VINN15VINP 16DACBP 17AVDD 18AGND

23、 19IOUTB 20IOUT 21RESET 22DVDD 23DGND 24D725D626D527D428U8AD9851123456789101112131415161718192021222324252627282930313233343536J1C36CPRXRRSET 8D 91D22D 33D 44D 55D 66D 77D 88Q 127Q 136Q 145Q 154Q 163Q 172Q 181Q19C K11O E1U274HCT574FFQUD WWCLK CHECK STROBE8D 91D22D 33D 44D 55D 66D 77D 88Q 127Q 136Q 1

24、45Q 154Q 163Q 172Q 181Q19C K11O E1U374HCT574RRESET WWCLK FFQUD RRESETST ROBEST ROBERESET WCLK FQUD CHECKD0D1D2D3D4D5D6D7D3D2D1D0GND +V WCLK FQUD CLKIN GND +V R?3.9KJB BNCP?BNCD4D5D6D7GND +V RESETJ6DAC OUT TO 50R450R525GND +VNC JBBNCJBBNCR51K+VR7RES2GNDG N D7OUT8V C C 14XTALOSCJ5BNC5VR250CLKIN圖3.2.1

25、DDS 模塊電路3.2.2 信號(hào)源濾波及放大電路設(shè)計(jì) 由于DDS 產(chǎn)生模塊有兩個(gè)輸出端口,兩個(gè)輸出端口均輸出峰峰值為1V 的正弦波,但二者相位正好相反,且兩者均含有一定的值相等的直流分量。采用差分放大電路,便可將直流分量消去,且峰峰值剛好達(dá)到題目要求的2V ,電路簡單且易操作,電路如圖圖3.2.2所示。R110KR210K R3100K-5V5VOUT A 1-INA 2+INA 3V-4+INB5-INB 6OUT B 7V+8U1OPA2134PAUi1U oUi2R310k圖3.2.2 放大電路3.2.3 I/V 轉(zhuǎn)化電路設(shè)計(jì)由于系統(tǒng)中的被測(cè)模塊只有一端輸出,輸出的只能是電流,但之后的峰

26、值檢測(cè)需要的是電壓,所以需要使用I/V 轉(zhuǎn)化電路,將電流轉(zhuǎn)換為電壓。本系統(tǒng)使用簡單的I/V 轉(zhuǎn)化電路,便可實(shí)現(xiàn)系統(tǒng)要求,電路圖如圖3.2.3所示。圖3.2.3 I/V 轉(zhuǎn)化電路3.2.4峰值檢波模塊電路設(shè)計(jì)峰值檢波電路的作用是對(duì)輸入信號(hào)的峰值進(jìn)行提取,產(chǎn)生輸出Uo 。峰值檢測(cè)電路在很多電路中有著很重要的作用。本系統(tǒng)中,我們使用集成芯片AD637作為峰值檢波模塊的核心。AD637是一款完整的高精度、單芯片均方根直流轉(zhuǎn)換器,可計(jì)算任何復(fù)雜波形的真均方根值。它提供集成電路均方根直流轉(zhuǎn)換器前所未有的性能,精度、帶寬和動(dòng)態(tài)范圍與分立和模塊式設(shè)計(jì)相當(dāng)。AD637提供波峰因數(shù)補(bǔ)償方案,允許以最高為10的波峰

27、因數(shù)測(cè)量信號(hào),額外誤差小于1%。寬帶寬允許測(cè)量200 mV 均方根、頻率最高達(dá)600 kHz 的輸入信號(hào)以及1 V 均方根以上、頻率最高達(dá)8 MHz 的輸入信號(hào),滿足題目中的要求。通過集成芯片的應(yīng)用,大大地減少了外圍電路,并且測(cè)量出的數(shù)據(jù)更加精確,電路圖如圖3.2.4。OUT A 1-INA 2+INA 3V-4+INB 5-INB 6OUT B7V+8U2OPA2227PA R4100-5V5VUi U oBUFIN 1NC 2COM 3OFFSET 4CS 5DN 6DB 7NC8NC9CAV 10VOUT 11-Vs 12+Vs 13NC 14VIN 15BUFOUT16U4AD637R

28、9147R81MR10100K R111KC21.0uF5V 5V-5V-5VVINVOUT圖3.2.4 峰值檢波電路3.2.5比較器電路設(shè)計(jì)比較器是將一個(gè)模擬電壓信號(hào)與一個(gè)基準(zhǔn)電壓相比較的電路。比較器的兩路輸入為模擬信號(hào),輸出則為二進(jìn)制信號(hào),當(dāng)輸入電壓的差值增大或減小時(shí),其輸出保持恒定。本系統(tǒng)中,我們使用的是過零比較器,即一端輸入接地,輸入的正弦波轉(zhuǎn)換成了方波。由于形成的方波底端值是負(fù)值,而CPLD 要求的方波輸入不能有負(fù)值,所以在輸出端加了二極管用來消去底端負(fù)值,以滿足實(shí)驗(yàn)要求,電路如圖3.2.5。 V+1IN+2IN-3V-4LATCH ENABLE5GND6Q OUT 7Q OUT 8

29、U7TL3016R18100R19100KR211KD1DIODE5V-5VUiUoR201KR221KC10.01uF圖3.2.5 比較器電路3.2.6電源電路設(shè)計(jì)本系統(tǒng)使用的直流穩(wěn)壓電源電壓需要+5V 和-5V ,且要求電壓輸出穩(wěn)定,紋波電壓小。輸入市電220V/50Hz ,經(jīng)過變壓器后,降壓為低壓交流電,全波整流后加到各三端穩(wěn)壓器的濾波電容上,電源的部分電路如圖3.2.6。1234B1BRIDGE11234J1CON4+CD11000uf/25V+CD21000uf/25V+CD3470uf/25V+CD4470uf/25VC3104C3104C7104C8104Vout3G N D2V

30、in1C?7812Vin 2G N D1Vout3C?7912L1FBL2FBF1FUSE F2FUSES1SW-PBS2SW-PBD1LEDD2LEDR14.7kR24.7k12V-12V15V com 15V圖3.2.6 電源電路3.2.7 MSP430和CPLD 電路設(shè)計(jì)本系統(tǒng)用到的主控器件為MSP430,它是整個(gè)系統(tǒng)的核心,用其控制CPLD 等器件的運(yùn)作,其最小模塊如圖3.2.7所示。 。圖3.2.7.1 MSP430最小模塊CPLD 和單片機(jī)MSP430合理的結(jié)合,使外圍電路更少,且CPLD 有著編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬等特點(diǎn),圖3.2.7.2是部分CPLD 模

31、塊電路圖。DV CC 1P6.32P6.43P6.54P6.65P6.76V REF 7X IN 8X OUT 9V eREF 10V eREF-11P1.012P1.113P1.214P1.315P1.416P 1.517P 1.618P 1.719P 2.020P 2.121P 2.222P 2.323P 2.424P 2.525P 2.626P 2.727P 3.028P 3.129P 3.230P 3.331P 3.432P3.533P3.634P3.735P4.036P4.137P4.238P4.339P4.440P4.541P4.642P4.743P5.044P5.145P5.24

32、6P5.347P5.448P 5.549P 5.650P 5.751X T 2O U T52X T 2I N 53T D O /T D I 54T D I /T C L K55T M S56T C K 57R S T /N M I 58P 6.059P 6.160P 6.261G N D 62G N D 63V D D 64U100MSP430F149CD10410uF C106103V DD33C10222pF C10122pFR1001M X 10016M V D D 33G N D G N D R S T T C K T M S T D I /V P P T D O /T D I S C

33、 K D I NX T 2I N X T 2O U T X T 2INX T 2OUTX IN X OUTX 10232768X OUTP10P12P11P13P 15P14P 16P 17P 20P 21P 22P 23P 24P 25P 26P 27P 30P 31P 32P 33P 34P35P36P37P40P41P42P43P 60P 61P 62P63P64P65P66P67V REF L C D _D B 5L C D _D B 6L C D _D B 7P51_P52_P53_P54_P55_P56_P57_P58_VDD33VDD33VDD33VDD33VDD33VDD33V

34、DD33VDD33VDD3310M INVCCINT 13VCCINT 63VCCIO19VCCIO231VCCIO345VCCIO459VCCIO580VCCIO694GNDIO93GNDIO 79GNDIO 60GNDIO 46GNDIO 32GNDIO 10GNDINT 65GNDINT 11GNDINT 90GNDINT 37VCCINT 39VCCINT 88U108A EPM240altera m axII IO 1IO 2IO 3IO 4IO 5IO 6IO 7IO8VCCIO19GNDIO 10GNDINT 11CLK012VCCINT 13CLK114IO 15IO 16IO

35、 17IO 18IO 19IO 20IO 21TMS 22TDI 23TCLK 24TDO25I O 26I O 27I O 28I O 29I O30V C C I O 231G N D I O 32I O 33I O 34I O 35I O36I O38I O40I O 41I O 42O E 43C L R 44V C C I O 345G N D I O46I O 47I O 48I O 49I O50IO51IO 52IO 53IO 54IO 55IO 56IO 57IO 58VCCIO459GNDIO 60IO 61IO 62VCCINT63IO 64GNDINT65IO 66IO

36、 67IO 68IO 69IO 70IO 71IO 72IO 73IO 74IO 75I O76I O 77I O 78G N D I O79V C C I O 580I O 81I O 82I O 83I O 84I O 85I O 86I O 87I O89I O91I O92G N D I O93V C C I O 694I O 95I O 96I O 97I O 98I O 99I O 100Altera m ax IIU108BEPM570TCLK TDOTMS_TDI P 35P 36P 37P 40P 41P 30P 31P 32P 33P 34P 26_P 27_P 28_P

37、29_P 30_P 33_P 34_P 35_P 38_P 36_P 41_P 40_P 47_P 42_P 49_P 48_圖3.2.7.2 部分CPLD 模塊電路四、軟件系統(tǒng)流程圖軟件部分用于控制標(biāo)準(zhǔn)源輸出,自動(dòng)測(cè)試阻抗,測(cè)量諧振頻率,判斷電路網(wǎng)絡(luò)模式,在系統(tǒng)中起到重要作用。 (1整體軟件流程圖圖4.1 整體軟件流程圖(2鍵盤中斷服務(wù)程序開始判斷電路網(wǎng)絡(luò)模式自動(dòng)測(cè)試阻抗模式 模式判斷標(biāo)準(zhǔn)源輸出模式 等待時(shí) 鐘中斷初始化 測(cè)量諧振頻率模式 等待外部 中斷鍵盤掃描獲取鍵值頻率及模式控制延時(shí)消抖獲取鍵值鍵值判斷數(shù)字設(shè)定鍵設(shè)置DDS 輸出信號(hào)頻率送DDS 控制字YNYYN確認(rèn)DDS 輸出改變工作模

38、式(掃頻阻抗相角測(cè)量、網(wǎng)絡(luò)狀態(tài)判斷等設(shè)定工作模式鍵盤P2口中斷程序中斷返回指令圖4.2 鍵盤中斷流程圖(3定時(shí)器中斷服務(wù)程序測(cè)量模式判斷測(cè)量模式變量值鍵控DDS 的輸出根據(jù)鍵盤輸入值設(shè)定DDS 輸出頻率等間隔控制DDS 輸出f 計(jì)算阻抗和相角YNYYN掃頻輸出判斷被測(cè)網(wǎng)絡(luò)串并聯(lián)結(jié)構(gòu)掃頻諧振點(diǎn)低頻和高頻信號(hào)輸出根據(jù)Z 的極值計(jì)算諧振頻率fY定時(shí)器中斷服務(wù)程序中斷返回指令圖4.3 定時(shí)器中斷流程圖五、系統(tǒng)測(cè)試5.1測(cè)試原理與方法(1峰值檢波電路調(diào)試接通該模塊電路檢查無誤后,給予峰值檢波電路的輸入以不同的頻率和不同幅度的正弦波,觀察并測(cè)量輸出的幅度是否與給定的正弦波的峰值相等,并將設(shè)定值與實(shí)際測(cè)量值

39、進(jìn)行比較、矯正。 (2相位測(cè)量測(cè)試接通該模塊電路檢查無誤后,對(duì)輸入的信號(hào)相位差進(jìn)行測(cè)量,與數(shù)字相位計(jì)測(cè)量的結(jié)果比較,進(jìn)行矯正調(diào)整。 (3整體調(diào)試接通整體電路檢查無誤后,各功能模塊調(diào)試通過后再進(jìn)行整機(jī)調(diào)試。掃頻信號(hào)(先給定某一固定頻率通過待測(cè)網(wǎng)絡(luò)產(chǎn)生兩路既有相位差又有幅度差的正弦信號(hào),用設(shè)計(jì)的相位測(cè)量電路對(duì)它們進(jìn)行測(cè)量,與數(shù)字相位計(jì)的測(cè)量結(jié)果進(jìn)行比較,矯正相位測(cè)量器的測(cè)量精度。然后通過幅度檢波器,觀察和測(cè)量系統(tǒng)計(jì)算出來的網(wǎng)絡(luò)(在該頻率的幅度值,與實(shí)際兩路信號(hào)的幅度值(用示波器測(cè)量之比相比較,并與理論相比較。選擇幾個(gè)邊緣頻點(diǎn)、相位差值和幅度進(jìn)行校驗(yàn)。從而提高整個(gè)系統(tǒng)的性能。5.2 使用儀器 60M

40、Hz (1Gs/s Tektronix TDS1002 型數(shù)字示波器 5.3 測(cè)試數(shù)據(jù)結(jié)果 根據(jù)題目要求，我們進(jìn)行了以下測(cè)試： （1）信號(hào)源的頻率和幅值（頻率可設(shè)置） 理論 頻率 KHz 值 顯示 值 理論 幅值 V 值 顯示 值 （2）|Z|和 的測(cè)試 a）R、L 串聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 理論值 測(cè)量值 b）R、C 串聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 理論值 測(cè)量值 c）L、C 串聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 理論值 L=0.5mH C=10nF 1 10 50 15912 1560 161 15922 1569 169 -90.00 -90.00 -

41、90.00 100 155 165 -90.00 200 549 558 90.00 16 1 2 5 10 20 50 100 200 1.00 2.00 5.00 10.00 20.00 50.01 100.00 20000 2 2 2 2 2 2 2 2 1.995 1.987 2.001 2.001 2.001 1.983 2.015 2.010 1 1002 1000 3.89 5.00 R=1K L=10mH 10 50 1181 3296 1175 3300 7.16 72.33 8.20 82.00 100 6362 6358 80.95 90.00 200 12606 125

42、96 85.45 90.00 R=500 C=20nF 1 10 50 7973 939 524 7969 946 530 -86.40 -78.68 -17.67 -95.00 -88.88 -19.99 100 506 512 -9.05 -1.33 200 501 511 -4.55 -1.55 測(cè)量值 d）R、L 并聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 /rad 理論值 測(cè)量值 e）R、C 并聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 理論值 測(cè)量值 f）L、C 并聯(lián) 頻率KHz |Z|/ 理論值 測(cè)量值 理論值 測(cè)量值 -80.00 -83.66 -79.99 -80.99 85.

43、02 1 135 125 7.16 5.23 R=1K L=20mH 10 50 2016 981 2014 973 51.47 80.95 47.97 74.88 R=500 C=5nF 10 50 588 16142 578 16138 -8.92 -38.13 -17.34 -43.22 L=10mH C=1nF 10 50 654 22347 650 22336 90.00 -90.00 84.79 -83.78 100 158253 158250 85.45 81.88 200 316506 316499 87.72 80.22 1 499 486 -0.90 -1.99 100 3

44、169 3159 -57.51 -63.77 200 6278 6265 -72.33 -77.48 1 63 59 90.00 92.00 100 2133 2122 -90.00 -83.99 200 850 846 -90.00 -79.99 (3 網(wǎng)絡(luò)結(jié)構(gòu)的測(cè)試 網(wǎng)絡(luò) 1 R 理論值 500 測(cè)量值 478 L 理論值 測(cè)量值 C 理論值 20nF 測(cè)量值 18nF 串 并 理論值 串 聯(lián) 測(cè)量值 串 網(wǎng)絡(luò) 2 1K 990 10mH 8mH 10nF 9nF 串 串 網(wǎng)絡(luò) 3 網(wǎng)絡(luò) 4 500 489 0.5mH 0.4mH 5nF 4nF 并 串 網(wǎng)絡(luò) 5 1K 991 20mH

45、18mH 網(wǎng)絡(luò) 6 串 串 并 串 10mH 9mH 1nF 1nF 并 串 5.4 數(shù)據(jù)誤差分析 正弦波信號(hào)發(fā)生器的誤差:AD9851 的工作頻率比較高，有噪聲影響產(chǎn)生的信 號(hào)。 放大及濾波電路的誤差：放大器不是理想運(yùn)放，濾波電路不可能濾去所有頻 段的干擾。 I/V 信號(hào)轉(zhuǎn)換的誤差： 信號(hào)轉(zhuǎn)換電路中， I/V 換擋所用電阻精度不是十分的高。 峰值測(cè)量的誤差：峰值檢波電路本身有轉(zhuǎn)換誤差，而且 A/D 采集后數(shù)據(jù)處理 17 也有誤差。 相位測(cè)量的誤差：采用計(jì)數(shù)法測(cè)相，其誤差來源有以下幾個(gè)方面： (1記數(shù)誤差。計(jì)數(shù)器存在 ±1 的誤差，這個(gè)誤差是方案本身存在的，無法消 除，采用改進(jìn)后的計(jì)數(shù)方案雖無法消除誤差，但可減小誤差的影響； (2前級(jí)處理引入的誤差。 采用計(jì)數(shù)法測(cè)相前需要對(duì)輸入的兩路信號(hào)進(jìn)行限幅 放大、電平轉(zhuǎn)換等處理，由于難以保證處理兩路信號(hào)的電路線形度完全一致，因 此會(huì)引入誤差。另外在電平轉(zhuǎn)換時(shí)，比較器會(huì)影響轉(zhuǎn)換的方波上升沿或下降沿不 穩(wěn)定，影響計(jì)數(shù)結(jié)果。 (3噪聲及所選器件也會(huì)影