CMOS模擬集成電路設(shè)計(jì)第5章—電流鏡

1、CMOS模擬集成電路設(shè)計(jì)電流鏡2022-2-20電流鏡2提綱 1、基本電流鏡 2、共源共柵電流鏡 3、電流鏡作負(fù)載的差動(dòng)對(duì)2022-2-20電流鏡3Review：MOS電流源處于飽和區(qū)的MOS管可以作為一種電流源)1 ()(212DSthGSoxnDoutVVVLWCII2022-2-20基本電流鏡41、基本電流鏡 電流源的設(shè)計(jì)是基于對(duì)基準(zhǔn)電流的“復(fù)制”； 兩個(gè)都工作在飽和區(qū)且具有相等柵源電壓的相同晶體管傳輸相同的電流（忽略溝道長(zhǎng)度調(diào)制效應(yīng)）。2022-2-20基本電流鏡5 按比例復(fù)制電流（忽略溝道長(zhǎng)度調(diào)制效應(yīng)）得到得到該電路可以精確地復(fù)制電流而不受工藝和溫度的影響；該電路可以精確地復(fù)制電流而

2、不受工藝和溫度的影響；Iout與與IREF的比值由器件尺寸的比率決定。的比值由器件尺寸的比率決定。忽略溝道長(zhǎng)度調(diào)制效應(yīng)！忽略溝道長(zhǎng)度調(diào)制效應(yīng)！2022-2-20基本電流鏡6 例子： 實(shí)際設(shè)計(jì)中，所有晶體管采用相同的柵長(zhǎng)，以減小由于源漏區(qū)邊緣擴(kuò)散所產(chǎn)生的誤差。 采用叉指結(jié)構(gòu)。如圖，每個(gè)叉指的W為50.1m ，則M1和M2的實(shí)際的W為：W150.1m, W24(50.1)m則IOUT/IREF= 4(50.1)/ (50.1)=44IREFIOUT版圖設(shè)計(jì)版圖設(shè)計(jì)請(qǐng)同學(xué)們思考：如果不采用請(qǐng)同學(xué)們思考：如果不采用叉指結(jié)構(gòu)，對(duì)電流復(fù)制會(huì)有叉指結(jié)構(gòu)，對(duì)電流復(fù)制會(huì)有什么影響？什么影響？2022-2-20共

3、源共柵電流鏡7 溝道長(zhǎng)度調(diào)制效應(yīng)使得電流鏡像產(chǎn)生極大誤差，因此因此2、共源共柵電流鏡2022-2-20共源共柵電流鏡8 共源共柵電流源 為了抑制溝道長(zhǎng)度調(diào)制的影響，可以采用共源共柵電流源。共源共柵結(jié)構(gòu)可以使底部晶體管免受VP變化的影響。 共源共柵電流鏡 共源共柵電流鏡確定共源共柵電流源的偏置電壓Vb，采用共源共柵電流鏡結(jié)構(gòu)。 2022-2-20共源共柵電流鏡9 共源共柵電流鏡消耗了電壓余度 忽略襯偏效應(yīng)且假設(shè)所有晶體管都是相同的，則P點(diǎn)所允許的最小電壓值等于VP =比較于比較于余度損耗的共源共柵電流鏡余度損耗的共源共柵電流鏡最小余度損耗的共源共柵電流源最小余度損耗的共源共柵電流源2022-2-

4、20共源共柵電流鏡10 低電壓工作（大輸出擺幅）的共源共柵電流鏡 如圖(a)，共源共柵輸入輸出短接結(jié)構(gòu)， 為使M1和M2處于飽和區(qū)，Vb應(yīng)滿足： 考察圖(b)，所有晶體管均處于飽和區(qū)，選擇合適的器件尺寸，使VGS2=VGS4，若選擇 M3M4消耗的電壓余度最小(M3與M4過驅(qū)動(dòng)電壓之和)。且可以精確復(fù)制IREF。得到得到 ，Vb有解2022-2-20共源共柵電流鏡11 低壓的共源共柵電流鏡中的偏置Vb如何產(chǎn)生？ 設(shè)計(jì)思路: 讓Vb等于（或稍稍大于）VGS2+(VGS1-VTH1), 例1：在圖a中，選擇I1和器件的尺寸，使M5產(chǎn)生VGS5VGS2，進(jìn)一步調(diào)整M6的尺寸和Rb的阻值，使VDS6V

5、GS6-RbI1 VGS1-VTH1。 缺點(diǎn)：由于M2有襯偏效應(yīng)，而M5沒有 實(shí)際中RbI1大小不好控制，產(chǎn)生誤差。 例2：在圖b中，采用二極管連接的M7代替電阻。在一定I1下，選擇大(W/L)7，從而VGS7 VTH7，這樣Vb=VGS5+VGS6-VTH7 缺點(diǎn)：雖然不需要電阻，但M2有襯偏效應(yīng)，而M5沒有，仍會(huì)產(chǎn)生誤差。 因此，設(shè)計(jì)中給出余量。2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)123、電流鏡作負(fù)載的差動(dòng)對(duì) 3.1大信號(hào)分析 Vin1-Vin2足夠負(fù)時(shí)，M1、M3和M4均關(guān)斷，M2和M5工作在深線性區(qū)，傳輸?shù)碾娏鳛?，Vout=0； 隨Vin1-Vin2增長(zhǎng)，M1開始導(dǎo)通，使ID5的一

6、部分流經(jīng)M3，M4開啟，Vout增長(zhǎng) 當(dāng)Vin1和Vin2相當(dāng)時(shí)，M2和M4都處于飽和區(qū)，產(chǎn)生一個(gè)高增益區(qū)。 當(dāng)Vin1-Vin2變得正的多時(shí)，ID1，|ID3|， |ID4|的趨勢(shì)，ID2 ，最終導(dǎo)致M4進(jìn)入線性區(qū) 當(dāng)Vin1-Vin2足夠正時(shí)，M2關(guān)斷，M4的電流為0且處于深線性區(qū)，VoutVDD2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)13 輸入共模電壓的選擇 為使M2飽和，輸出電壓不能小于Vin,CM-VTH，因此，為了提高輸出擺幅，應(yīng)采用盡量低的輸入共模電平，輸入共模電平的最小值為VGS1,2+VDS5,min。 當(dāng)Vin1=Vin2時(shí)，電路的輸出電壓Vout=VF=VDD-|VGS3|

7、2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)14 3.2 小信號(hào)分析 （忽略襯偏效應(yīng)） 方法一 利用 計(jì)算Gmgm1Vin/2gm1Vin/2gm2Vin/2得到，得到，2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)15 計(jì)算Rout M1和M2用一個(gè)RXY=2rO1,2代替，RXY從VX抽取的電流以單位增益(近似)，由M3鏡像到M4。則，ssI1 若2rO1,2(1/gm3)|rO3, 電路增益：2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)16 方法二（利用戴維南定理） Veq=gm1,2rO1,2Vin Req=2rO1,2 流經(jīng)Req的電流IX部分通過1/gm3，并以單位增益被鏡像到M4 若2rO1,2(1/gm3,4)|rO3,4, IX1+IX1 ssI12022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)17 3.3 共模特性 電路不存在器件失配時(shí)2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)18 電路存在器件失配時(shí)忽略rO1和rO2的影響，考慮到結(jié)點(diǎn)F和X的變化相對(duì)較小，對(duì)對(duì)P點(diǎn)的影響等效為點(diǎn)的影響等效為源跟隨器結(jié)構(gòu)源跟隨器結(jié)構(gòu)2022-2-20電流鏡作負(fù)載的差動(dòng)對(duì)19ID1乘上M3的輸出電阻得到vgs3，vgs3=vgs4，可以得到ID4的變化量為忽略忽略rO1和和rO2的影響，則電路的輸出阻抗為的影響，則電路的輸出阻抗為rO4，I ID4電流與電流與ID2電流之差將流經(jīng)電流之差將流經(jīng)rO4 ，且，