數(shù)字電子技術(shù) 華中科技大學(xué) 康華光 高等教育出版社 第五版

1、3 邏輯門(mén)電路邏輯門(mén)電路3.1 MOS邏輯門(mén)電路邏輯門(mén)電路3.2 TTL邏輯門(mén)電路邏輯門(mén)電路*3.3 射極耦合邏輯門(mén)電路射極耦合邏輯門(mén)電路*3.4 砷化鎵邏輯門(mén)電路砷化鎵邏輯門(mén)電路3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題* 3.7 用用VerilogHDL描述邏輯門(mén)電路描述邏輯門(mén)電路3.1 MOS邏輯門(mén)邏輯門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)的一般特性邏輯門(mén)的一般特性3.1.3 MOS開(kāi)關(guān)開(kāi)關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門(mén)電路邏輯門(mén)電路3.

2、1.6 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路門(mén)電路3.1.7 CMOS傳輸門(mén)傳輸門(mén)3.1.8* CMOS邏輯門(mén)電路的技術(shù)參數(shù)邏輯門(mén)電路的技術(shù)參數(shù)3.1.3 MOS開(kāi)關(guān)及其等效電路開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)I VTMOS管相當(dāng)于一個(gè)由管相當(dāng)于一個(gè)由vGS控制的控制的無(wú)觸點(diǎn)開(kāi)關(guān)。無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當(dāng)于開(kāi)關(guān)相當(dāng)于開(kāi)關(guān)“斷開(kāi)斷開(kāi)”輸出為高電平。輸出

3、為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)：3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = - - 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)VVVTPTNDD( P溝道溝道MOS管輸出特性曲線坐標(biāo)變換管輸出特性曲線坐標(biāo)變換輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況輸入低電平時(shí)

4、的工作情況輸入低電平時(shí)的工作情況作圖分析：作圖分析：2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性3.CMOS反相器反相器的工作速度的工作速度在由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門(mén)與非門(mén)1

5、.CMOS 與非門(mén)與非門(mén)vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = - - 2 V0V10VN輸入的與非門(mén)的電路輸入的與非門(mén)的電路?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3.1.5 CMOS 邏輯門(mén)邏輯門(mén)或非門(mén)或非門(mén)BAL 2.2.CMOS 或非門(mén)或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通

6、導(dǎo)通1000AB10V10VVTN = 2 VVTP = - - 2 VN輸入的或非門(mén)的電路的結(jié)構(gòu)輸入的或非門(mén)的電路的結(jié)構(gòu)?輸入端增加有什么問(wèn)題輸入端增加有什么問(wèn)題?3. 異或門(mén)電路異或門(mén)電路BA BABAXBAL BABA BA 4.4.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。（1 1）輸入端保

7、護(hù)電路）輸入端保護(hù)電路:(C:(CP P、 C CN N 分別表示分別表示T TN N 、T TP P的柵極等效電容）的柵極等效電容）(1) 0 vI VDD + vDF 二極管導(dǎo)通電壓：二極管導(dǎo)通電壓：vDF(3) vI - - vDF 當(dāng)輸入電壓不在正常電壓范圍時(shí)當(dāng)輸入電壓不在正常電壓范圍時(shí), ,二極管導(dǎo)通，限制了電容兩端二極管導(dǎo)通，限制了電容兩端電壓的增加電壓的增加, ,保護(hù)了輸入電路。保護(hù)了輸入電路。D1、D2截止截止D1導(dǎo)通導(dǎo)通, D2截止截止vG = VDD + vDFD2導(dǎo)通導(dǎo)通, D1截止截止vG = - - vDFRS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓管

8、的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓延遲且衰減后到柵極。延遲且衰減后到柵極。 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO BABAL （2）CMOS邏輯門(mén)的緩沖電路邏輯門(mén)的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能能為與非功能1 1.CMOS漏極開(kāi)路門(mén)漏極開(kāi)路門(mén)1.）CMOS漏極開(kāi)路門(mén)的提出漏極開(kāi)路門(mén)的提出輸出短接，在一定情況下會(huì)產(chǎn)輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路

9、，大電流有可能導(dǎo)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。輸出是高電平還是低電平。 3.1.6 CMOS漏極開(kāi)路（漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路門(mén)和三態(tài)輸出門(mén)電路 +VDDTN1TN2AB+VDDAB01C D RP VDD L A B & & （2）漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)(c) (c) 可以實(shí)現(xiàn)線與功能可以實(shí)現(xiàn)線與功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號(hào)邏輯符號(hào)(b)(b)與非邏輯不變與非邏輯不變RP VDD L A B

10、漏極開(kāi)路門(mén)輸出連接漏極開(kāi)路門(mén)輸出連接21PPL RP VDD L A B C D (a)(a)工作時(shí)必須外接電源和電阻工作時(shí)必須外接電源和電阻; ;(2) (2) 上拉電阻對(duì)上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響門(mén)動(dòng)態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電時(shí)間的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過(guò)允且可能使輸出電流超過(guò)允許的最大值許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過(guò)允許的最大值

11、過(guò)允許的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢開(kāi)關(guān)速度因而愈慢。最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門(mén)導(dǎo)通，門(mén)導(dǎo)通，110為保證低電平輸出為保證低電平輸出OD門(mén)的門(mén)的輸輸出電流不能超過(guò)允許的最大值出電流不能超過(guò)允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。當(dāng)當(dāng)VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min)- - - IL(total)pOLDDOLIRVVI(min)(max)(max) - - +V DDIILRP&n&m

12、&kIIL（total)IOL（max)當(dāng)當(dāng)VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VIH的的最小值，則最小值，則Rp的選擇不能過(guò)大。的選擇不能過(guò)大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) - - 2.三態(tài)三態(tài)(TSL)輸出門(mén)電路輸出門(mén)電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L 輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止

13、截止截止X1邏輯功能：高電平有效的同相邏輯門(mén)邏輯功能：高電平有效的同相邏輯門(mén)0 13.1.7 CMOS傳輸門(mén)傳輸門(mén)( (雙向模擬開(kāi)關(guān)雙向模擬開(kāi)關(guān)) ) 1 1. CMOS傳輸門(mén)電路傳輸門(mén)電路TP vI /vO TN vO /vI C C +5V - -5V 電路電路vI /vO vO /vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/ IC等效電路等效電路2、CMOS傳輸門(mén)電路的工作原理傳輸門(mén)電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 - -5V+5V- -5V到到+5V GSN0, TP截止截止TP vI /vO TN v

14、O /vI C C +5V - -5V 1）當(dāng)）當(dāng)c=0， c =1時(shí)時(shí)c=0=-5V， c c =1=+5V C TP vO/vI vI/vO +5V 5V TN C +5V-5V GSP= - -5V - - (3V+5V)=- -2V - -10V GSN=5V - - (5V+3V)=(102)V b、 I=- -3V5V GSNVTN, TN導(dǎo)通導(dǎo)通a、 I=- -5V3VTN導(dǎo)通，導(dǎo)通，TP導(dǎo)通導(dǎo)通 GSP |VT|, TP導(dǎo)通導(dǎo)通C、 I=- -3V3VIOvv 2）當(dāng)）當(dāng)c=1， c =0時(shí)時(shí)傳輸門(mén)組成的數(shù)據(jù)選擇器傳輸門(mén)組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通導(dǎo)通, TG2斷開(kāi)斷開(kāi) L

15、=XTG2導(dǎo)通導(dǎo)通, TG1斷開(kāi)斷開(kāi) L=YC=1傳輸門(mén)的應(yīng)用傳輸門(mén)的應(yīng)用3.5.1 正負(fù)邏輯問(wèn)題正負(fù)邏輯問(wèn)題3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題3.5.2 基本邏輯門(mén)的等效符號(hào)及其應(yīng)用基本邏輯門(mén)的等效符號(hào)及其應(yīng)用3.5.1 正負(fù)邏輯問(wèn)題正負(fù)邏輯問(wèn)題1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負(fù)邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問(wèn)題邏輯描述中的幾個(gè)問(wèn)題正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電

16、平用邏輯1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門(mén)與非門(mén)A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯_或非門(mén)或非門(mén)采用負(fù)邏輯采用負(fù)邏輯與非與非 或非或非負(fù)邏輯負(fù)邏輯 正邏輯正邏輯2. 正負(fù)邏輯等效正負(fù)邏輯等效變換變換 與與 或或非非 非非3.5.2 基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用1、 基本邏輯門(mén)電路的等效符號(hào)基本邏輯門(mén)電路的等效符號(hào)ABL LA B & B A 與非門(mén)及其等效符號(hào)與

17、非門(mén)及其等效符號(hào) B A BAL 1 系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。小圓圈。BA BABAL B A LAB 1 或非門(mén)及其等效符號(hào)或非門(mén)及其等效符號(hào)BAL & B A & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL & B A L 1 & B A & B A L 1 & B A & B A L & & B A 邏輯門(mén)等效符號(hào)的應(yīng)用邏輯門(mén)等效符號(hào)

18、的應(yīng)用利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類(lèi)。以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類(lèi)。LA B & B A RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路LREAL 0 AL1 RE邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效L=0 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高電平有效，都要求高電平有效，EN高電平有效高電平有效如如RE、AL都要求低