歸納利用QuartusⅡ進行VHDL文本輸入設計的流程從文件

1、 SignalTap邏輯分析儀的使用邏輯分析儀的使用 SignalTap SignalTap邏輯分析儀支持的器件有很多系邏輯分析儀支持的器件有很多系列，主要包括列，主要包括StratixStratix、StratixIIStratixII、StratixGXStratixGX、CycloneCyclone、CycloneCyclone、APEXAPEX及及APEXAPEX等系列的等系列的FPGAFPGA器件。器件。 在設計中建立在設計中建立SignalTapSignalTap邏輯分析儀有兩種方法：邏輯分析儀有兩種方法：第一種方法第一種方法是建立一個是建立一個SignalTapSignalTap

2、文件文件( (stp)stp)，然后，然后定義定義STPSTP文件的詳細內容；文件的詳細內容；第二種方法是用第二種方法是用MegaWizardPlug-InManagerMegaWizardPlug-InManager建立并配置建立并配置STPSTP文件，然后文件，然后用用MegaWizardMegaWizard實例化一個實例化一個HDLHDL輸出模塊。輸出模塊。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 設計中建立設計中建立SignalTapSignalTap邏輯分析儀邏輯分析儀 SignalTap邏輯分析儀的使用邏輯分析儀的使用 圖給出了用這兩種方法建立和使用圖給出了用這兩種方法

3、建立和使用SignalTapSignalTap邏輯分析儀的過程邏輯分析儀的過程 1 1創(chuàng)建創(chuàng)建STPSTP文件文件QuartusQuartus軟件的軟件的STPSTP文件包括文件包括SignalTapSignalTap邏輯分析儀邏輯分析儀設置部分和捕獲數(shù)據(jù)的查看、分析部分。創(chuàng)建一個設置部分和捕獲數(shù)據(jù)的查看、分析部分。創(chuàng)建一個STPSTP文件的步驟可按下面的方法來操作：文件的步驟可按下面的方法來操作：在在QuartusQuartus軟件中，通過選擇軟件中，通過選擇“File”|“New”File”|“New”命命令，彈出新建文件對話框。令，彈出新建文件對話框。在彈出的新建文件對話框中，選擇在彈出

4、的新建文件對話框中，選擇“OtherFiles”O(jiān)therFiles”標標簽頁，從中選擇簽頁，從中選擇“SignalTapFile”SignalTapFile”如圖如圖4 4所示。所示。再單擊再單擊“OK”O(jiān)K”按鈕確定，便建立了一個新的按鈕確定，便建立了一個新的SignalTapSignalTap窗口，如圖窗口，如圖5 5所示。所示。上面的操作我們也可以通過選擇上面的操作我們也可以通過選擇“Tools”|“SignalTapLogic Analyzer”Tools”|“SignalTapLogic Analyzer”命令完命令完成，而且這種方法也可用來打開一個已經存在的成，而且這種方法也可用

5、來打開一個已經存在的STPSTP文件。文件。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 SignalTap邏輯分析儀的使用邏輯分析儀的使用 4 4新建一個新建一個“SignalTap”SignalTap”文件文件 SignalTap邏輯分析儀的使用邏輯分析儀的使用 圖圖3-55 “SignalTap”3-55 “SignalTap”窗口窗口 SignalTap邏輯分析儀的使用邏輯分析儀的使用 2 2設置數(shù)據(jù)采集時鐘設置數(shù)據(jù)采集時鐘 在使用在使用QuartusQuartus軟件的軟件的SignalTapSignalTap邏輯分析儀進行邏輯分析儀進行數(shù)據(jù)采集之前，首先應該設置數(shù)據(jù)采集時鐘

6、。數(shù)據(jù)采集時數(shù)據(jù)采集之前，首先應該設置數(shù)據(jù)采集時鐘。數(shù)據(jù)采集時鐘一般是在上升沿處采集數(shù)據(jù)。我們可以使用設計中的任鐘一般是在上升沿處采集數(shù)據(jù)。我們可以使用設計中的任意信號作為數(shù)據(jù)采集時鐘，但意信號作為數(shù)據(jù)采集時鐘，但AlteraAltera公司一般建議使用全公司一般建議使用全局時鐘，而不要使用門控時鐘。使用門控時鐘作為數(shù)據(jù)采局時鐘，而不要使用門控時鐘。使用門控時鐘作為數(shù)據(jù)采集時鐘，有時不能準確反映設計的不同期望數(shù)據(jù)狀態(tài)。集時鐘，有時不能準確反映設計的不同期望數(shù)據(jù)狀態(tài)。QuartusQuartus時序分析結果給出設計的最大數(shù)據(jù)采集時鐘頻時序分析結果給出設計的最大數(shù)據(jù)采集時鐘頻率。率。 Signal

7、Tap邏輯分析儀的使用邏輯分析儀的使用 設置設置SignalTapSignalTap數(shù)據(jù)采集時鐘的步驟主要由以下幾數(shù)據(jù)采集時鐘的步驟主要由以下幾步組成：步組成： 在圖在圖5 5所示的所示的SignalTapSignalTap邏輯分析儀窗口先選擇邏輯分析儀窗口先選擇“Setup”Setup”標簽頁。標簽頁。 再單擊再單擊“Clock”Clock”欄后面的欄后面的“Browse Node Finder”Browse Node Finder”按鈕，然后打開按鈕，然后打開Node FinderNode Finder對話框。對話框。 在在“Node Finder”Node Finder”對話框中，從對話

8、框中，從“Filter”Filter”列表中列表中選擇選擇“SignalTap: pre-synthesis”(SignalTap: pre-synthesis”(綜合前綜合前) )。 在在“Named”Named”框中，輸入數(shù)據(jù)采樣時鐘的信號名稱；框中，輸入數(shù)據(jù)采樣時鐘的信號名稱；或者通過單擊或者通過單擊“List”List”按鈕，在按鈕，在“Nodes Found”Nodes Found”列表中列表中選擇一個時鐘信號作為數(shù)據(jù)采集時鐘的信號。選擇一個時鐘信號作為數(shù)據(jù)采集時鐘的信號。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 再單擊再單擊“OK”O(jiān)K”按鈕確定相關設置。按鈕確定相關設

9、置。在圖在圖3-553-55所示的所示的“SignalTap”SignalTap”窗口中，窗口中，“Clock”Clock”欄中顯示欄中顯示為采樣時鐘的信號。為采樣時鐘的信號。 如果我們在如果我們在SignalTapSignalTap窗口中沒有分配采集時鐘，則窗口中沒有分配采集時鐘，則QuartusQuartus軟件會自動建立一個默認名為軟件會自動建立一個默認名為auto_stp_extemal_clkauto_stp_extemal_clk時時鐘引腳。在實際工程設計中我們必須為這個引腳單獨分配一個器件鐘引腳。在實際工程設計中我們必須為這個引腳單獨分配一個器件引腳，在我們設計的印制電路板上必須

10、有一個外部時鐘信號驅動該引腳，在我們設計的印制電路板上必須有一個外部時鐘信號驅動該引腳。引腳。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 3 3STPSTP文件中分配信號文件中分配信號 在在STPSTP文件中，文件中，QuartusQuartus軟件可以分配兩種類型的信號：軟件可以分配兩種類型的信號： Pre-synthesisPre-synthesis：該信號在對設計進行：該信號在對設計進行Analysis&ElaborationAnalysis&Elaboration操作以后存在，這些信號表示寄存器傳輸級操作以后存在，這些信號表示寄存器傳輸級(RTL)(RTL)信

11、號。信號。 在在SignalTapSignalTap中要分配中要分配Pre-synthesisPre-synthesis信號，我們應通過選擇信號，我們應通過選擇“Processing”“StartAnalysis&Elaboration”Processing”“StartAnalysis&Elaboration”命令。對邏輯分命令。對邏輯分析儀設計進行修改以后，如果要在物理綜合之前快速添加一個新的析儀設計進行修改以后，如果要在物理綜合之前快速添加一個新的節(jié)點名，使用這項操作特別實用。節(jié)點名，使用這項操作特別實用。 Post-fittingPost-fitting：該信號是在對工

12、程設計進行物理綜合優(yōu)化以及：該信號是在對工程設計進行物理綜合優(yōu)化以及布局、布線操作后才存在。布局、布線操作后才存在。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 4 4分配數(shù)據(jù)信號分配數(shù)據(jù)信號首先完成工程設計的首先完成工程設計的Analysis&ElaborationAnalysis&Elaboration或或Analysis&SynthesisAnalysis&Synthesis后，或者工程全編譯之后。后，或者工程全編譯之后。在在SignalTapSignalTap邏輯分析儀窗口，通過單擊邏輯分析儀窗口，通過單擊SetupSetup標簽標簽頁。頁。在在

13、STPSTP窗口的窗口的“Setup”Setup”標簽頁中雙擊鼠標左鍵，彈出標簽頁中雙擊鼠標左鍵，彈出“NodeFinder”NodeFinder”對話框。對話框。在在“Node Finder”Node Finder”對話框中的對話框中的“Filter”Filter”列表中選列表中選擇擇SignalTap: Pre-synthesisSignalTap: Pre-synthesis或者或者SignalTap:post-SignalTap:post-fittingfitting方式。方式。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 在在“Named”Named”框中可以輸入節(jié)點名、部分

14、節(jié)點名或者通配符，還框中可以輸入節(jié)點名、部分節(jié)點名或者通配符，還可以單擊可以單擊“List”List”按鈕查找節(jié)點。按鈕查找節(jié)點。 在在“Nodes Found”Nodes Found”列表中選擇要加入列表中選擇要加入STPSTP文件中的節(jié)點或者總文件中的節(jié)點或者總線。線。通過單擊通過單擊“”按鈕將選擇的節(jié)點或總線移動到按鈕將選擇的節(jié)點或總線移動到“Selected Selected Nodes”Nodes”列表中。列表中。最后單擊最后單擊“OK”O(jiān)K”按鈕，將選擇的節(jié)點或者總線添加到按鈕，將選擇的節(jié)點或者總線添加到STPSTP文件，文件，如圖如圖6 6所示。所示。 SignalTap邏輯分析

15、儀的使用邏輯分析儀的使用 6 6 分配數(shù)據(jù)信號分配數(shù)據(jù)信號 SignalTap邏輯分析儀的使用邏輯分析儀的使用 5 5設置邏輯分析儀觸發(fā)方式設置邏輯分析儀觸發(fā)方式邏輯分析儀觸發(fā)控制包括設置觸發(fā)類型和觸發(fā)級數(shù)。邏輯分析儀觸發(fā)控制包括設置觸發(fā)類型和觸發(fā)級數(shù)。 BasicBasic觸發(fā)類型觸發(fā)類型 如果如果SignalTapSignalTap觸發(fā)類型選擇觸發(fā)類型選擇BasicBasic，在，在STPSTP文件中我們必須文件中我們必須為每個信號設置一種觸發(fā)模式為每個信號設置一種觸發(fā)模式(TriggerPattern)(TriggerPattern)。SignalTapSignalTap邏邏輯分析儀中的

16、觸發(fā)模式包括：輯分析儀中的觸發(fā)模式包括：DontCare(DontCare(無關項觸發(fā)無關項觸發(fā)) )，Low(Low(低電低電平觸發(fā)平觸發(fā)) )，High(High(高電平觸發(fā)高電平觸發(fā)) )，F(xiàn)allingEdge(FallingEdge(下降沿觸發(fā)下降沿觸發(fā)) )，RisingEdge(RisingEdge(上升沿觸發(fā)上升沿觸發(fā)) )以及以及EitherEdge(EitherEdge(雙沿觸發(fā)雙沿觸發(fā)) )。 當選定觸發(fā)級數(shù)的所有信號的當選定觸發(fā)級數(shù)的所有信號的“邏輯與邏輯與”結果為結果為TRUETRUE時，時，SignalTapSignalTap邏輯分析儀才開始捕捉數(shù)據(jù)，如圖邏輯分析儀

17、才開始捕捉數(shù)據(jù)，如圖7 7所示。所示。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 7 7 設置觸發(fā)模式設置觸發(fā)模式 SignalTap邏輯分析儀的使用邏輯分析儀的使用 AdvancedAdvanced觸發(fā)類型觸發(fā)類型 如果如果SignalTapSignalTap觸發(fā)類型選擇觸發(fā)類型選擇AdvancedAdvanced，則我們必須為邏輯，則我們必須為邏輯分析儀建立觸發(fā)條件表達式。一個分析儀建立觸發(fā)條件表達式。一個SignalTapSignalTap邏輯分析儀最關鍵邏輯分析儀最關鍵的因素就是它的觸發(fā)能力。如果不能很好地為數(shù)據(jù)捕獲建立相應的的因素就是它的觸發(fā)能力。如果不能很好地為數(shù)據(jù)捕獲建

18、立相應的觸發(fā)條件，邏輯分析儀就可能無法幫助我們調試觸發(fā)條件，邏輯分析儀就可能無法幫助我們調試FPGAFPGA程序設計。程序設計。 在在SignalTapSignalTap邏輯分析儀中，使用如圖邏輯分析儀中，使用如圖8 8所示的高級觸發(fā)條所示的高級觸發(fā)條件編輯器件編輯器(Advanced Trigger Condition Editor)(Advanced Trigger Condition Editor)，我們可以在簡，我們可以在簡單的圖形界面中建立非常復雜的觸發(fā)條件。我們只需要將運算符通單的圖形界面中建立非常復雜的觸發(fā)條件。我們只需要將運算符通過鼠標拖動到觸發(fā)條件編輯器窗口中，即可方便建立復

19、雜的觸發(fā)條過鼠標拖動到觸發(fā)條件編輯器窗口中，即可方便建立復雜的觸發(fā)條件。件。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 圖圖8 高級觸發(fā)條件編輯器高級觸發(fā)條件編輯器 SignalTap邏輯分析儀的使用邏輯分析儀的使用 觸發(fā)級數(shù)選擇觸發(fā)級數(shù)選擇 QuartusQuartus軟件的軟件的SignalTapSignalTap邏輯分析儀的多級觸發(fā)特性，可邏輯分析儀的多級觸發(fā)特性，可以設置更精確的觸發(fā)條件功能。在多級觸發(fā)中，以設置更精確的觸發(fā)條件功能。在多級觸發(fā)中，SignalTapSignalTap邏輯邏輯分析儀首先對第一級模式進行觸發(fā)；當?shù)谝患売|發(fā)表達式滿足條件，分析儀首先對第一級模式進行

20、觸發(fā)；當?shù)谝患売|發(fā)表達式滿足條件，測試結果為測試結果為“真真”時，然后時，然后SignalTapSignalTap邏輯分析儀對第二級觸發(fā)邏輯分析儀對第二級觸發(fā)表達式進行測試；依次類推，直到所有級的觸發(fā)都完成測試，并且表達式進行測試；依次類推，直到所有級的觸發(fā)都完成測試，并且最后一級觸發(fā)條件測試結果乃為最后一級觸發(fā)條件測試結果乃為“真真”時，時，SignalTapSignalTap邏輯分析邏輯分析儀開始捕獲相關信號狀態(tài)，儀開始捕獲相關信號狀態(tài)， 在圖在圖5 5的的SignalTapSignalTap窗口的觸發(fā)級數(shù)選擇列表中選擇觸發(fā)級數(shù)，窗口的觸發(fā)級數(shù)選擇列表中選擇觸發(fā)級數(shù)，SignalTapSi

21、gnalTap邏輯分析儀最大可以選擇的觸發(fā)級數(shù)為邏輯分析儀最大可以選擇的觸發(fā)級數(shù)為1010級。級。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 6 6指定采樣深度及觸發(fā)位置指定采樣深度及觸發(fā)位置 在觸發(fā)事件開始之前，我們可以指定要觀測數(shù)據(jù)的采樣深度，在觸發(fā)事件開始之前，我們可以指定要觀測數(shù)據(jù)的采樣深度，即數(shù)據(jù)存儲深度，以及觸發(fā)事件發(fā)生前后的采樣點數(shù)。即數(shù)據(jù)存儲深度，以及觸發(fā)事件發(fā)生前后的采樣點數(shù)。 在在QuartusQuartus軟件的軟件的STPSTP文件窗口的文件窗口的“Data”Data”欄中，在欄中，在“Sampledepth”Sampledepth”列表中可以選擇邏輯分析儀的

22、采樣深度；在列表中可以選擇邏輯分析儀的采樣深度；在“Buffer acquisition mode”Buffer acquisition mode”欄中，在欄中，在“Circular”Circular”列表中可以列表中可以選擇觸發(fā)之前的數(shù)據(jù)和觸發(fā)之后的數(shù)據(jù)之間的比例。選擇觸發(fā)之前的數(shù)據(jù)和觸發(fā)之后的數(shù)據(jù)之間的比例。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 7 7編譯編譯SignalTapSignalTap邏輯分析儀的設計邏輯分析儀的設計 設置好設置好STPSTP。文件以后，在使用。文件以后，在使用SignatTapSignatTap邏輯分析儀之前，邏輯分析儀之前，必須編譯必須編譯Qu

23、artusQuartus設計工程。首次建立設計工程。首次建立STPSTP文件需要先保存該文件，文件需要先保存該文件，QuartusQuartus軟件會自動將軟件會自動將STPSTP文件加入工程中，當然我們也可以采用文件加入工程中，當然我們也可以采用下面的步驟手動添加下面的步驟手動添加STPSTP文件：文件： SignalTap邏輯分析儀的使用邏輯分析儀的使用 通過選擇通過選擇“Assignments”|“Settings”Assignments”|“Settings”命令，彈出命令，彈出“Settings”Settings”對話框。對話框。 在彈出在彈出“Settings”Settings”對

24、話框的對話框的“Category”Category”列表中選擇列表中選擇“SignalTapLogic Analyzer”SignalTapLogic Analyzer”。 再在再在“SignalTapLogic Analyzer”SignalTapLogic Analyzer”頁中，選中頁中，選中“Enable Enable SignalTapLogic Analyzer”SignalTapLogic Analyzer”選項。選項。 然后在然后在“SignalTapFileName”SignalTapFileName”欄中輸入欄中輸入STPSTP文件名。文件名。 單擊單擊“OK”O(jiān)K”按鈕確

25、認。按鈕確認。 最后通過選擇最后通過選擇“Processing”|“Start Compilation”Processing”|“Start Compilation”命令命令開始編譯開始編譯SignalTapSignalTap邏輯分析儀。邏輯分析儀。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 2.2.利用利用MegaWizard Plug-In ManagerMegaWizard Plug-In Manager建立建立SignalTapIISignalTapII邏輯分析儀邏輯分析儀 使用使用MegaWizard Plug-In ManagerMegaWizard Plug-In Ma

26、nager建立建立SignalTapSignalTap邏輯分析邏輯分析儀時，不需要建立儀時，不需要建立STPSTP文件。文件。MegaWizard Plug-In ManagerMegaWizard Plug-In Manager生成一生成一個可以在設計中實例化的個可以在設計中實例化的HDLHDL文件。文件。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 1 1SignalTapSignalTap邏輯分析儀的邏輯分析儀的HDLHDL描述的建立描述的建立 在在QuartusQuartus軟件中，我們通過執(zhí)行軟件中，我們通過執(zhí)行SignalTapSignalTap兆函數(shù)兆函數(shù)(Megafun

27、ction)(Megafunction)可以很容易地使用可以很容易地使用MegaWizard Plug-In ManagerMegaWizard Plug-In Manager建建立立SignalTapSignalTap邏輯分析儀。具體步驟如下：邏輯分析儀。具體步驟如下：(1)(1)在在QuargusQuargus軟件中通過選擇軟件中通過選擇“Tools”|“MegaWizard Plug-Tools”|“MegaWizard Plug-In Manager”In Manager”命令，啟動兆函數(shù)。命令，啟動兆函數(shù)。(2)(2)再在彈出的再在彈出的“MegaWizard Plug-In Man

28、ager”MegaWizard Plug-In Manager”對話框中選擇對話框中選擇“Create a new custom megafunction variation”Create a new custom megafunction variation”項。項。(3)(3)然后單擊然后單擊“Next”Next”按鈕。按鈕。(4)(4)在彈出的對話框中選擇在彈出的對話框中選擇“SignalTapLogicAnalyzer”SignalTapLogicAnalyzer”，并且，并且選擇要輸出的文件類型選擇要輸出的文件類型(AHDL(AHDL、VHDLVHDL、VerilogHDL)Veri

29、logHDL)，輸入，輸入SignalTapSignalTap兆函數(shù)名，如圖兆函數(shù)名，如圖9 9所示。所示。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 圖圖9 建立建立SignalTap邏輯分析儀邏輯分析儀 SignalTap邏輯分析儀的使用邏輯分析儀的使用 (5)(5)再單擊再單擊“Next”Next”按鈕，進入下一步。按鈕，進入下一步。(6)(6)在彈出的下一個對話框中，需要指定邏輯分析儀的采樣深度、在彈出的下一個對話框中，需要指定邏輯分析儀的采樣深度、存儲器類型、數(shù)據(jù)輸入端口寬度、觸發(fā)輸入端口寬度以及觸發(fā)級數(shù)，存儲器類型、數(shù)據(jù)輸入端口寬度、觸發(fā)輸入端口寬度以及觸發(fā)級數(shù)，如圖如圖

30、1010所示。所示。圖圖10 設置邏輯分析儀參數(shù)設置邏輯分析儀參數(shù) SignalTap邏輯分析儀的使用邏輯分析儀的使用 (7)再單擊“Next”按鈕，進入下一步。 (8)通過選擇Basic或Advanced，設置每一級觸發(fā)選項，如圖11所示。圖圖11 設置每一段觸發(fā)選項設置每一段觸發(fā)選項 (9) (9)最后單擊最后單擊“Finish”Finish”按鈕，完成建立按鈕，完成建立SignalTapSignalTap邏輯分析邏輯分析儀的儀的HDLHDL描述過程。描述過程。 如果在第如果在第(8)(8)步中選擇了步中選擇了“Advanced”Advanced”，將彈出如圖，將彈出如圖8 8所示的高所示

31、的高級觸發(fā)條件編輯界面。級觸發(fā)條件編輯界面。 2 2SignalTapSignalTap兆函數(shù)端口兆函數(shù)端口表表3-33-3給出了給出了SignalTapSignalTap兆函數(shù)端口的說明。兆函數(shù)端口的說明。表表3-3 SignalTap3-3 SignalTap兆函數(shù)端口的說明兆函數(shù)端口的說明 SignalTap邏輯分析儀的使用邏輯分析儀的使用 SignalTap邏輯分析儀的使用邏輯分析儀的使用 3 3在設計文件中實例化在設計文件中實例化SignalTapSignalTap邏輯分析儀邏輯分析儀 在實際工程設計中實例化在實際工程設計中實例化SignalTapSignalTap邏輯分析儀的過程與

32、實邏輯分析儀的過程與實例化其他例化其他VHDLVHDL或或Verilog HDLVerilog HDL兆函數(shù)相同。在設計中實例化兆函數(shù)相同。在設計中實例化SignalTapSignalTap文件以后，是為了在目標文件以后，是為了在目標FPGAFPGA器件中配置邏輯分析儀，器件中配置邏輯分析儀，必須重新編譯必須重新編譯QuartusQuartus工程文件。工程文件。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 3 SignaITap3 SignaITap邏輯分析儀的器件編程邏輯分析儀的器件編程 在在QuartusQuartus軟件完成軟件完成SignalTapSignalTap邏輯分析儀

33、并編譯完成以邏輯分析儀并編譯完成以后，打開后，打開STPSTP文件，接下來是完成文件，接下來是完成SignalTapSignalTap邏輯分析儀器件編程。邏輯分析儀器件編程。具體步驟如下：具體步驟如下： (1)(1)在在STPSTP文件中，在文件中，在JTAG ChainJTAG Chain設置部分選擇設置部分選擇SignalTapSignalTap邏邏輯分析儀的輯分析儀的SRAMSRAM對象文件對象文件( (sof)sof)。 (2)(2)再單擊再單擊“Scan Chain”Scan Chain”按鈕，檢測器件。按鈕，檢測器件。 (3)(3)在在DeviceDevice列表中選擇目標器件。列表中選擇目標器件。 (4)(4)單擊單擊“ProgramDevice”ProgramDevice”圖標進行器件編程下載，如圖圖標進行器件編程下載，如圖1212所示。所示。 SignalTap邏輯分析儀的使用邏輯分析儀的使用 圖圖12S