基于FPGA的DDS信號(hào)源_第1頁
基于FPGA的DDS信號(hào)源_第2頁
基于FPGA的DDS信號(hào)源_第3頁
基于FPGA的DDS信號(hào)源_第4頁
基于FPGA的DDS信號(hào)源_第5頁
已閱讀5頁，還剩8頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、基于FPGA的DDS信號(hào)源DDS原理簡介直接數(shù)字頻率合成器（Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)，由地址累加器、波形存儲(chǔ)ROM、D/A轉(zhuǎn)換器和低通濾波器（LPF）構(gòu)成。原理框圖1.頻率預(yù)置與調(diào)節(jié)電路N-122.累加器3.控制相位的加法器4.控制波形的加法器5.波形存儲(chǔ)器02468101214161820-1-0.8-0.6-0.4-0.200.20.40.60.81以正弦信號(hào)為例FPGA概述 FPGA的結(jié)構(gòu)類似于掩?？删幊涕T陣列（MPGA），有許多獨(dú)立的可編程模塊組成，用戶可以通過編程將這些模塊連接起來實(shí)現(xiàn)不同的設(shè)計(jì)。FPGA

2、兼容了MPGA和陣列器CPLD兩者的優(yōu)點(diǎn)，因而具有更高的集成度、更強(qiáng)的邏輯實(shí)現(xiàn)能力和更好的設(shè)計(jì)靈活性。簡化的FPGA基本由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。 Cyclone系列器件的主要特點(diǎn)如下：擁有4608-68416個(gè)邏輯單元嵌入式乘法器。支持高級(jí)I/O接口。靈活的時(shí)鐘管理電路。高器件配置和IP模塊。 右圖為Cyclone器件的平面布局圖，周圍是輸入輸出單元（IOE），四個(gè)角上是鎖相環(huán)（PLL）。中間白色部分是邏輯陣列，灰色部分為M4K的RAM塊，中間黑色部分是內(nèi)嵌的乘法器模塊。 FPGA的設(shè)計(jì)流程 一般來說，完整的FPGA/CPLD設(shè)計(jì)流程包括電路設(shè)計(jì)與輸入、功能仿真、綜合、綜

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論