FPGA抗單粒子效應(yīng)設(shè)計(jì)概述

1、FPGA抗單粒子效應(yīng)設(shè)計(jì)概述摘要：輻射效應(yīng)是影響航天電子可靠性的重要問(wèn)題，本文首先分析了宇宙空間中的輻射效應(yīng)和其對(duì)空間電子設(shè)備的影響，緊接著比較了ASIC、SRAM型FPGA和反熔絲FPGA在實(shí)際宇航應(yīng)用中的性能，最后根據(jù)FPGA單粒子故障效應(yīng)的特點(diǎn)，討論了單粒子效應(yīng)故障加固設(shè)計(jì)的一般方法。1 引言2000年和2003年美國(guó)成功舉行了兩次太空戰(zhàn)演習(xí)，這預(yù)示著21世紀(jì)太空將成為國(guó)際軍事競(jìng)爭(zhēng)的制高點(diǎn)，因此我們要有爭(zhēng)奪制天權(quán)的準(zhǔn)備1。隨著技術(shù)的發(fā)展和科技的進(jìn)步，航天電子設(shè)備對(duì)諸如現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array, FPGA）、數(shù)字信號(hào)處理器（Digital

2、 Signal Processor, DSP）等超大規(guī)模集成電路的依賴(lài)性越來(lái)越強(qiáng)。另一方面，宇宙中存在各種輻射射線，使得高性能芯片受太空射線影響而產(chǎn)生單粒子效應(yīng)的概率大大提高，并且器件的集成度越高，單粒子效應(yīng)的影響就越顯著，這嚴(yán)重影響和制約著航天電子儀器設(shè)備的正常工作。因此開(kāi)發(fā)具有高速度、強(qiáng)抗輻射能力的集成電路技術(shù)對(duì)于發(fā)展我國(guó)航天技術(shù)及在輻射環(huán)境下工作的武器系統(tǒng)具有重要的意義。2 輻射環(huán)境概述空間輻射主要來(lái)自宇宙射線，太陽(yáng)耀斑和太陽(yáng)風(fēng)輻射。宇宙射線是指來(lái)自宇宙空間的高能量的粒子輻射，它們主要由高能質(zhì)子和電子、X射線和射線、中子組成。這些高能量粒子能在局部淀積足夠量的電荷，不僅會(huì)造成邏輯翻轉(zhuǎn)還會(huì)

3、對(duì)加工的芯片產(chǎn)生輻射損傷2。國(guó)內(nèi)外對(duì)航天故障的統(tǒng)計(jì)顯示，40%左右的故障源自太空輻射3：1993年8月21日，美國(guó)有五顆衛(wèi)星同時(shí)失效，原因是使用的同一批定時(shí)器芯片，均因宇宙射線輻照而失效；我國(guó)1994年發(fā)射的“風(fēng)云二號(hào)”氣象衛(wèi)星失去控制，也是由于一塊超大規(guī)模集成電路（Very Large Scale Integration, VLSI）芯片受到空間輻射影響而失效4。2003年10月太陽(yáng)風(fēng)暴引起強(qiáng)烈的北極光，導(dǎo)致日本高級(jí)地球觀測(cè)衛(wèi)星Midori-2等多顆衛(wèi)星失靈。因此抗輻射技術(shù)是保障航天電子設(shè)備高可靠長(zhǎng)壽運(yùn)行的關(guān)鍵技術(shù)，是航天電子領(lǐng)域的研究重點(diǎn)和熱點(diǎn)5。3 輻射效應(yīng)概述空間電子設(shè)備由于其所處的軌

4、道不同，受到的輻射影響也不相同?？偟膩?lái)講，空間中的輻射效應(yīng)主要有：總劑量效應(yīng)（Total Ionizing Dose, TID）、位移損傷（Displacement Damage）、單粒子翻轉(zhuǎn)（Single Event Upset, SEU）、單粒子功能中斷（Single Event Functional Interrupt, SEFI）、單粒子燒毀（Single Event Burnout, SEB）、單粒子瞬態(tài)脈沖（Single Event Transient, SET）等6。其中對(duì)FPGA影響較大的輻射效應(yīng)主要是總劑量效應(yīng)和單粒子效應(yīng)。隨著工藝水平的提高，F(xiàn)PGA內(nèi)核電壓逐步降低，器件的

5、輻射總劑量承受能力會(huì)越來(lái)越高，因此對(duì)采用先進(jìn)工藝的高性能FPGA來(lái)講，總劑量效應(yīng)影響會(huì)相對(duì)減小。但是隨著器件核電壓的降低、門(mén)數(shù)的劇增，單粒子翻轉(zhuǎn)、單粒子功能中斷和單粒子瞬態(tài)脈沖等一系列單粒子效應(yīng)會(huì)越來(lái)越明顯7。單粒子效應(yīng)可以造成某個(gè)器件或者器件的某個(gè)區(qū)域較長(zhǎng)時(shí)間甚至永久性的失效。因此FPGA的抗單粒子效應(yīng)設(shè)計(jì)將極大程度上影響以FPGA為重要組成部分的航天電子設(shè)備的可靠性。4 單粒子效應(yīng)的產(chǎn)生機(jī)理單個(gè)粒子可能擊中硅片中的組合邏輯，也可能擊中時(shí)序邏輯。當(dāng)一個(gè)帶電粒子擊中存儲(chǔ)單元的某一敏感節(jié)點(diǎn)時(shí)，如截止態(tài)晶體管的漏極時(shí)，其產(chǎn)生的瞬時(shí)電流脈沖能夠開(kāi)啟對(duì)面晶體管的柵極。這種作用將產(chǎn)生存儲(chǔ)值的倒置，也就是

6、存儲(chǔ)單元中的位翻轉(zhuǎn)。存儲(chǔ)單元有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)表示存儲(chǔ)“0”，而另一個(gè)表示存儲(chǔ)“1”。每種狀態(tài)都有兩個(gè)晶體管開(kāi)啟和兩個(gè)晶體管關(guān)閉（SEU以漏極為目標(biāo)）。存儲(chǔ)單元中的位翻轉(zhuǎn)發(fā)生在高能粒子引起電路中晶體管狀態(tài)翻轉(zhuǎn)的時(shí)刻，這種效應(yīng)就是SEU效應(yīng)，也是數(shù)字電路中需要重點(diǎn)關(guān)注的問(wèn)題之一。當(dāng)一個(gè)帶電粒子沖擊組合邏輯塊時(shí)，同樣會(huì)產(chǎn)生瞬時(shí)電流脈沖，這種現(xiàn)象稱(chēng)為單粒子瞬態(tài)脈沖效應(yīng)（SET）。如果邏輯運(yùn)行速度足夠快，以至于傳播了引入的瞬時(shí)電流脈沖，那么該SET將最終出現(xiàn)在第二個(gè)鎖存器的輸入端，并被認(rèn)為是有效的信號(hào)。該SET是否會(huì)被當(dāng)作真正數(shù)據(jù)而得到保存，取決于當(dāng)時(shí)它到達(dá)的時(shí)間和時(shí)鐘下降沿或上升沿之間的關(guān)系。SE

7、T有轉(zhuǎn)變?yōu)镾EU的可能。基于靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器（Static Random Access Memorizer, SRAM）工藝的FPGA受空間高能粒子影響較大，其內(nèi)部配置存儲(chǔ)器的邏輯狀態(tài)常常發(fā)生SEU。如果翻轉(zhuǎn)發(fā)生在RAM單元，可能導(dǎo)致數(shù)據(jù)錯(cuò)誤或丟失；如果翻轉(zhuǎn)發(fā)生在邏輯功能區(qū)，可能導(dǎo)致航天器的功能中斷8。因此，研究提高其抗單粒子效應(yīng)能力的新方法是相當(dāng)具有吸引力的工作。5 宇航應(yīng)用中的芯片選擇在實(shí)際宇航工程應(yīng)用中，可選擇的芯片包括專(zhuān)用集成電路（Application Specific Integrated Circuit, ASIC）、以SRAM為基礎(chǔ)的FPGA和以反熔絲為基礎(chǔ)的FPGA。由于沒(méi)

8、有一項(xiàng)技術(shù)是萬(wàn)能的，設(shè)計(jì)人員需要針對(duì)特定的應(yīng)用權(quán)衡取舍各種特性，從而得到最佳方案。對(duì)于多數(shù)航天系統(tǒng)而言，ASIC是具有最高密度、最小重量和最低功耗的解決方案，但它卻缺乏FPGA的靈活性。除此之外，當(dāng)把設(shè)計(jì)工具成本、校驗(yàn)時(shí)間和非經(jīng)常性工程費(fèi)用（Non Recurring Engineering Cost, NRE）一并考慮之后，ASIC也是成本最高的解決方案9。以SRAM為基礎(chǔ)的FPGA可以現(xiàn)場(chǎng)編程，設(shè)計(jì)人員可在運(yùn)行的航天器中重新配置邏輯電路。因此，SRAM型的FPGA成為多數(shù)設(shè)計(jì)人員在應(yīng)用中的首選。不過(guò)這種靈活性所要付出的代價(jià)是：所有SRAM都易受高強(qiáng)度宇宙輻射的影響，易發(fā)生SEU。對(duì)于大多數(shù)

9、航天應(yīng)用而言，以反熔絲為基礎(chǔ)的FPGA比ASIC和SRAM產(chǎn)品具有更多優(yōu)勢(shì)。它擁有最低的FPGA能耗且具有高可靠性，采用耐輻射的反熔絲FPGA，設(shè)計(jì)人員可以免除ASIC設(shè)計(jì)中那些NRE成本和工程延誤風(fēng)險(xiǎn)，并且能享受只有FPGA才能提供的設(shè)計(jì)靈活性。此外，耐輻射反熔絲FPGA所需元件較少，因此能簡(jiǎn)化板級(jí)設(shè)計(jì)、減輕重量和節(jié)省板卡的空間。6 抗單粒子效應(yīng)的加固設(shè)計(jì)6.1 看門(mén)電路FPGA設(shè)計(jì)中防止單粒子翻轉(zhuǎn)的硬件措施是采取看門(mén)電路，一旦發(fā)生單粒子翻轉(zhuǎn)導(dǎo)致的程序走飛，可通過(guò)狗咬信號(hào)對(duì)FPGA進(jìn)行復(fù)位，從而達(dá)到自動(dòng)恢復(fù)。此外，在FPGA內(nèi)部狀態(tài)機(jī)設(shè)置狀態(tài)陷阱，使由于單粒子翻轉(zhuǎn)而產(chǎn)生的錯(cuò)誤狀態(tài)可以自動(dòng)恢復(fù)

10、初始狀態(tài)，從而避免死鎖10。目前此項(xiàng)技術(shù)已在中俄火星探測(cè)中嶄露頭角。6.2 三模冗余圖1為典型的基于硬件的三模冗余（Triple Module Redundancy ,TMR）邏輯原理示意圖，三個(gè)相同的模塊M0、M1和M2分別接收三個(gè)相同的輸入Input，產(chǎn)生的三個(gè)結(jié)果送至三選二表決邏輯。若有一個(gè)模塊發(fā)生SEU故障，另外兩個(gè)正常模塊的輸出可將故障模塊的輸出掩蔽，從而不會(huì)在表決器輸出產(chǎn)生差錯(cuò)11。此設(shè)計(jì)思想基于的假設(shè)前提為：任意兩個(gè)存儲(chǔ)單元的同一位不會(huì)在統(tǒng)一時(shí)間發(fā)生SEU 12。圖1 基于硬件的TMR表決機(jī)制TMR技術(shù)的優(yōu)點(diǎn)在于速度快，缺點(diǎn)是所需附加硬件資源多，一個(gè)受保護(hù)模塊的冗余至少需要備份兩

11、次，同時(shí)表決時(shí)分別需要三個(gè)2輸入與門(mén)，三個(gè)2輸入或門(mén)，從而造成功耗、體積及質(zhì)量增大。6.3 刷寫(xiě)SRAM型FPGA上電時(shí)通過(guò)配置電路將配置存儲(chǔ)單元的內(nèi)容寫(xiě)入其中。當(dāng)FPGA發(fā)生SEU效應(yīng)時(shí)，存儲(chǔ)單元的“位翻轉(zhuǎn)”是一個(gè)常見(jiàn)的現(xiàn)象。由于翻轉(zhuǎn)的位置可能恰好不在FPGA編程布線區(qū)，故配置數(shù)據(jù)中的一個(gè)位（bit）的翻轉(zhuǎn)不一定直接導(dǎo)致FPGA發(fā)生功能故障。然而，如果不及時(shí)采取恢復(fù)措施，翻轉(zhuǎn)位數(shù)量會(huì)不斷積累，達(dá)到一定程度終究會(huì)導(dǎo)致功能錯(cuò)誤。刷寫(xiě)（Scrub）的直接功能就是阻止翻轉(zhuǎn)位的累積。由于FPGA是可重復(fù)編程的邏輯器件，可以通過(guò)周期性刷寫(xiě)存儲(chǔ)單元中的內(nèi)容，來(lái)減小存儲(chǔ)單元受到SEU而發(fā)生位翻轉(zhuǎn)的概率13。

12、從許多空間飛行器中搜集到的數(shù)據(jù)顯示：頻繁地刷寫(xiě)可以直接提高存儲(chǔ)器的抗SEU能力；而且存儲(chǔ)單元刷寫(xiě)的時(shí)間間隔越大，可靠性越低14。刷寫(xiě)無(wú)需冗余的附加硬件邏輯資源，僅需適當(dāng)增加自適應(yīng)周期性刷新操作。因此，存儲(chǔ)區(qū)域的重新刷寫(xiě)是目前國(guó)外FPGA和DSP空間應(yīng)用時(shí)解決單粒子翻轉(zhuǎn)問(wèn)題的最有效的方法，尤其是對(duì)未作防護(hù)的標(biāo)準(zhǔn)商用貨架器件（Commercial Off The Shelf, COTS）器件15。但是，該方法只能解決時(shí)序邏輯的瞬時(shí)故障，不能解決由SEU導(dǎo)致的錯(cuò)誤傳播效應(yīng)。因此，刷寫(xiě)技術(shù)僅適合片外FPGA配置存儲(chǔ)單元的抗SEU設(shè)計(jì)。6.4 結(jié)構(gòu)設(shè)計(jì)6.4.1 金字塔形體系結(jié)構(gòu)設(shè)計(jì)基本概念從結(jié)構(gòu)設(shè)計(jì)上

13、研究提高系統(tǒng)抗單粒子效應(yīng)能力的方法是目前國(guó)內(nèi)外正在研究的重點(diǎn)15。設(shè)計(jì)中常采用金字塔形體系結(jié)構(gòu)，金字塔形體系結(jié)構(gòu)的含義是指：高等級(jí)、高可靠性的器件實(shí)施對(duì)中等級(jí)、中可靠性的器件的狀態(tài)監(jiān)控，中等級(jí)、中等可靠性的器件實(shí)施對(duì)低等級(jí)、低可靠性器件的監(jiān)控，依此類(lèi)推，構(gòu)成一個(gè)金字塔形的層層監(jiān)控的可靠性體系結(jié)構(gòu)。Actel宇航級(jí)FPGA是國(guó)內(nèi)外星載設(shè)備上普遍使用的高可靠單元（High Reliable Unit, HRU），它位于信號(hào)處理平臺(tái)的金字塔塔尖，負(fù)責(zé)系統(tǒng)故障的診斷、控制、調(diào)配和重構(gòu)，是系統(tǒng)的大腦。由于Actel的宇航級(jí)FPGA的規(guī)模較小，不適合進(jìn)行復(fù)雜的信號(hào)處理15，因此它必須結(jié)合具有自主重構(gòu)能力、

14、高性能的FPGA或DSP才能完成復(fù)雜的信號(hào)處理，如測(cè)控、通信、數(shù)據(jù)壓縮等。處于第二層結(jié)構(gòu)的是SRAM型FPGA，它可以是軍品級(jí)、工業(yè)級(jí)，甚至商業(yè)級(jí)器件，它完成多通道高速并行信號(hào)處理、DSP陣列的數(shù)據(jù)管理和待處理數(shù)據(jù)流向的控制。第三層是多個(gè)地位平等的高性能DSP，它們構(gòu)成了一個(gè)具有高速數(shù)據(jù)處理能力的信號(hào)處理網(wǎng)絡(luò)。6.4.2 配置存儲(chǔ)器的回讀和重配置Actel高可靠性的反熔絲FPGA負(fù)責(zé)從非易失大容量存儲(chǔ)器中讀取Xilinx FPGA的配置數(shù)據(jù)并對(duì)其進(jìn)行配置，然后在系統(tǒng)運(yùn)行期間，對(duì)最容易受輻射效應(yīng)影響的配置存儲(chǔ)器按列進(jìn)行讀操作，回讀出數(shù)百萬(wàn)配置鎖存器中的FPGA配置信息后，將其與原始配置文件進(jìn)行逐

15、位比對(duì)16。如果有不同，則說(shuō)明可能有單粒子翻轉(zhuǎn)，且能同時(shí)準(zhǔn)確定位到時(shí)哪一幀數(shù)據(jù)的哪一位發(fā)生了翻轉(zhuǎn)，從而對(duì)出現(xiàn)錯(cuò)誤的列進(jìn)行局部重配置。6.4.3 FPGA狀態(tài)的分析與重配置在金字塔形體系結(jié)構(gòu)設(shè)計(jì)基本概念的基礎(chǔ)上，Actel高可靠性的反熔絲FPGA擔(dān)任系統(tǒng)的監(jiān)控模塊，通過(guò)Xilinx FPGA內(nèi)部的功能模塊提供的狀態(tài)信息，對(duì)當(dāng)前FPGA功能的正常性做出分析與判斷。這些狀態(tài)信號(hào)是配合內(nèi)部程序產(chǎn)生的一種具有一定寬度的脈沖串，如果FPGA檢測(cè)到存儲(chǔ)區(qū)發(fā)生SEU或者運(yùn)算單元發(fā)生故障，將停止產(chǎn)生狀態(tài)信號(hào)；如果某些故障引起FPGA程序“跑飛”或“死機(jī)”，此狀態(tài)信號(hào)也將自行終止7。根據(jù)評(píng)估結(jié)果，如果發(fā)生輻射失效

16、的概率足夠大時(shí)，Actel FPGA將對(duì)Xilinx FPGA進(jìn)行復(fù)位、重配置或者局部重配置，以恢復(fù)其正常功能16。6.5 分區(qū)設(shè)計(jì)由單粒子翻轉(zhuǎn)引發(fā)的單粒子效應(yīng)故障具有伴隨性，其傳遞范圍一般局限在幾何相鄰或者有邏輯關(guān)聯(lián)的功能模塊之間，因此，如果把邏輯關(guān)系聯(lián)系緊密的功能模塊按照區(qū)域放在一起，那么當(dāng)單個(gè)粒子入射引起配置存儲(chǔ)器單粒子翻轉(zhuǎn)時(shí)，故障空間和邏輯擴(kuò)散范圍就將局限于該區(qū)域15。最重要的是，在某個(gè)區(qū)域的功能模塊出現(xiàn)故障的時(shí)候，采用這種分區(qū)設(shè)計(jì)措施可以在不影響其他區(qū)域正常工作的情況下，對(duì)該區(qū)域的配置存儲(chǔ)器進(jìn)行快速動(dòng)態(tài)重配置。7 結(jié)束語(yǔ)21世紀(jì)的國(guó)防已經(jīng)開(kāi)始向遙遠(yuǎn)的太空延伸，空間必將成為繼陸、海、空

17、之外的第四維戰(zhàn)場(chǎng)，空間應(yīng)用、空間攻防能力必將成為未來(lái)國(guó)防空間威懾力的重要籌碼。易受輻射干擾的航空電子儀器能否高速可靠地運(yùn)行，影響著未來(lái)空間國(guó)防的決策效率。而以FPGA為代表的超大規(guī)模集成電路依靠其強(qiáng)大的信號(hào)處理能力和優(yōu)越的接口性能，成為航空電子儀器的重要組成部分，它們?cè)诤娇蘸教旃こ讨械膹V泛應(yīng)用勢(shì)在必行，其抗輻射加固也迫在眉睫。FPGA在航空電子應(yīng)用中的加固設(shè)計(jì)可以直接應(yīng)用于航空電子儀器設(shè)備，從而增強(qiáng)我國(guó)宇航級(jí)高性能數(shù)字器件的應(yīng)用能力，提高我國(guó)宇航領(lǐng)域的整體研究水平。參 考 文 獻(xiàn)1 李應(yīng)選空間輻照環(huán)境對(duì)電子元器件的影響及其對(duì)策 J 2 吳建德輻照對(duì)集成電路抗ESD（靜電放電）能力的影響D廣東：

18、廣東工業(yè)大學(xué),20093 Bedingfield K , Leach R and Alexander M . Spacecraft System Failures and Anomalies Attributed to the Natural Space Environment. NASA Reference Publication-1390, August 1996.4 劉慶川CMOS集成電路抗輻射加固工藝技術(shù)研究D 黑龍江：哈爾濱理工大學(xué),20075 馮彥君，華更新，劉淑芬航天電子抗輻射研究綜述J 宇航學(xué)報(bào),2007,28(5) 6 邢克飛，張傳勝，王京，楊俊，李金明數(shù)字信號(hào)處理抗輻射設(shè)計(jì)技術(shù)研究J 應(yīng)用基礎(chǔ)與工程科學(xué)學(xué)報(bào),2006,14(4) 7 邢克飛，楊俊，季金明空間輻射效應(yīng)對(duì)SRAM型FPGA的影響 J 微型電子學(xué)與計(jì)算機(jī),2007,23(12) 8 左祥慧，李建清，宋愛(ài)國(guó)基于FPGA的空間存儲(chǔ)器的糾錯(cuò)系統(tǒng) C 2007中國(guó)通信集成電路技術(shù)與應(yīng)用研討會(huì)論文集9 Ken ONeill反熔絲FPGA技術(shù)是衛(wèi)星應(yīng)用的理想選擇 J 電子產(chǎn)品世界,2005,10(20) 10 鄭香脂，張愛(ài)兵，孫越強(qiáng)火星探測(cè)