集成電路二輸入異或門的前仿設(shè)計(jì)

1、集成電路課程設(shè)計(jì)二輸入異或門的前仿設(shè)計(jì)姓名：胡國(guó)勤學(xué)號(hào)：07063211專業(yè)：電子科學(xué)與技術(shù)指導(dǎo)老師：蔡志民二一年十二月二十五日二輸入異或門的前仿設(shè)計(jì)、實(shí)驗(yàn)?zāi)康? 、了解異或門的邏輯單元。2 、二輸入異或門電路原理圖輸入方法。3 、二輸入異或門的前仿設(shè)計(jì)。二、實(shí)驗(yàn)原理1、異或門邏輯單元異或門邏輯功能：F=A® B。異或門邏輯符號(hào)如圖1所示:圖1異或門邏輯符號(hào)異或門真值表如表一所示:表一異或門真值表ABF0000111011102、異或門功能實(shí)現(xiàn)當(dāng)輸入A與B不同時(shí)，輸出F為1當(dāng)輸入A與B相同時(shí)，輸出F為0三、實(shí)驗(yàn)內(nèi)容1、建立庫(kù)文件jJ詛行和呼"W査找立科:點(diǎn)擊運(yùn)行程序 巴小閔

2、譏的，彈出運(yùn)行程序窗口如圖2所示圖2運(yùn)行程序然后在運(yùn)行程序窗口鍵入icfb 后點(diǎn)擊運(yùn)行就會(huì)出現(xiàn)CIW （ Comma nd In terpreter Win dow ），即命令解釋窗如圖3所示。圖3 CIW窗口CIW窗口是Cade nee軟件的控制窗口，是主要的用戶界面。從 CIW窗 口可以 調(diào)用許多工具并完成許多任務(wù)。CIW窗口主要包括以下幾個(gè)部分： Window Title （窗口標(biāo)題欄）：顯示使用軟件的名稱及Log文件目錄。 Menu Banner （菜單欄）：顯示命令菜單以便使用設(shè)計(jì)工具。 Outbut Area （輸出區(qū)）：顯示電路圖設(shè)計(jì)軟件時(shí)的信息，可以調(diào)整CIW使這個(gè)區(qū)域顯示更多

3、信息。 In put Line（輸入行）：原來輸入命令。 Mouse Bindings Line :顯示捆綁在鼠標(biāo)左中右 3鍵的快捷鍵。 Prompt Line :標(biāo)識(shí)號(hào)來自當(dāng)前命令的信息。2、創(chuàng)建庫(kù)與視圖單元點(diǎn)擊CIW窗口的File-new-library, 由此可創(chuàng)建庫(kù)，用來存放單元視圖的文 件夾。將庫(kù)文件的路徑設(shè)置在cade nee目錄下，Name欄輸入庫(kù)文件名001（庫(kù)文 件名可定義），右側(cè) Tech no logy File 欄中選擇Don't need a teehfile ，由于 現(xiàn)在只是輸入原理圖，因此可以不需要工藝文件，點(diǎn)擊窗口OK如圖4所示。圖 4 New Libr

4、ary 窗口然后再點(diǎn)擊File-n ew-cellview，創(chuàng)建一個(gè)單元視圖，不同的單元視圖存放不同的文件夾，比如有原理圖文件夾、版圖文件夾等等。Library Name選取001,Cell Name 可自定義名稱，設(shè)置 view name為schematic，設(shè)置tool為 composer schematic。如圖 5 所示，點(diǎn)擊 OK 此時(shí)彈出 Schematic Editing的空白窗口。圖 5 Create New File 窗口3、輸入異或門原理圖異或門原理圖如圖6所示。EPM0 甲nb：s vr-.B00n2亡PM2 prriQS ,1pmrosvp800inPM3,rpm|os

5、 I ''?rL0n -kJ5!h rr:1am os*nrriosn圖6異或門原理圖l/B0nrn；1irSHnrn：1NM0w=4S0inI:適3 mlRM ITrrp<rwTr-nm«i=:B&0nNM3prnrrws1ff -w= 00ir)HM2 nrnMrL=A3fnrnnnosPIFifn m;1 .(1)添加元件在 Schematic Editing 窗口中，選擇 Add-Instanee，打開 Instanee 窗口， 點(diǎn)擊 Browse按鈕，彈出 Library Browser 窗口，在 Library 一欄中選擇 gpdk180,

6、Cell 欄選擇pmos Cellview 一欄選擇symbol，都選好后就可以點(diǎn)擊 close， 將Library Browser 窗口關(guān)閉，此時(shí) Add Instanee 窗口的Cell欄和View欄就 會(huì)填好，如圖7和圖8所示，現(xiàn)在我們就可以將5個(gè)pmos管(W=800n,L=180" 和5個(gè)nmos(W=400n,L =180n管添加到原理圖編輯窗口中了。圖 7 Add Instanee 窗口（ pmos參數(shù)設(shè)置）圖 8 Add Instanee 窗口（ nmos參數(shù)設(shè)置）(2)添加 Source 和 Ground方法同上，在 Library 一欄中選擇 analoglib

7、, Cell 欄選 vcc. Cellview 一欄選symbol,如圖9所示。添加Ground的方法同添加Source。圖 9 Add Instanee窗口添加pin點(diǎn)擊Add-pin，會(huì)出現(xiàn) Add-pin窗口，在 Direction 為In put,如圖10所示，這樣輸入端Pin Names欄中輸入如下：設(shè)置A就添加完成，輸入端B的添加同A。圖10 Add pin 窗口（ A輸入端口添加）同理再添加一個(gè)output管腳Y,如圖11所示圖11 Add pin 窗口( Y輸出端口添加)連線點(diǎn)擊Add-Wire (Narrow)，在需要連線處點(diǎn)擊即可4、異或門前仿在原理圖編輯窗口點(diǎn)擊 Tool

8、-A nalog En viro nment ，彈出 Ano log Desigen Environment 如圖 12所示。V?nHios)® Aina Ids Design Em uonmenl ( IStatus; ReadyT-Z7 C Simulator: spectre 4Session Setup Analyses Variables Outputs Simulation Results ToolsHelpDesignLibrary 001Cell invDesign VariablesOutputs* Nane Value# Name/Signal/Expr Valu

9、e Plat Save MarchAnalysesj qcTRHN-»DCPlotling mode：ReplaceView schematic圖 12 An olog Desige n En vir onment窗口首先我們需要設(shè)置庫(kù)的路徑，點(diǎn)擊Setup-Model libraries，然后點(diǎn)擊Browser，將庫(kù)路徑設(shè)為 /root/gpdk180/models/spectre/gpdk.scs，將 Section設(shè)為stat （若想要查看Section是哪種類型，可通過該路徑查看到），如圖 13 所示。圖 13 Model Library Setup 窗口（1）瞬態(tài)分析 在A

10、nalog Environment窗口下點(diǎn)擊Setup-Stimuli., 這里我們需要設(shè) 置2個(gè)參數(shù)，即In put （ A和B）和Global Sources，參數(shù)設(shè)置如圖14、圖15 和圖16所示。圖14參數(shù)In put設(shè)置（輸入端口 A）圖15參數(shù)In put設(shè)置（輸入端口 B）圖16參數(shù)Global Sources 設(shè)置En vi roninsscs Virtuoso? Analog器件電流選18所示。Status: ReadySessionSetup Analyses Variables Outputs Simulation Results ToolsT=Z7 C Simulato

11、r: spectre 4HelpDesignLibrary 001811 irwView schematicSetup 素 Typ1 To Be SavedT« be M«n:hedTo Be MoltedSave All EnabLeIRC r TRAHt)eSelect On Schematic# NameValue# Najn&/SigfnaL/I；?prValue Plot Save MarchPlotting mode:Replace 二JDesign Variables雄r?於即爍曲 點(diǎn)擊Analog-Choose,可以選擇分析類型，這里我們選擇 Tra

12、n （瞬態(tài)） 分析，參數(shù)設(shè)置如圖17所示。V圖17瞬態(tài)分子中參數(shù)設(shè)置窗口 點(diǎn)擊Output-Save all ，可選擇輸出，輸出信號(hào)選擇 allpub, 擇all，點(diǎn)擊OK此時(shí)，我們可以先將輸出結(jié)果選中，操作步驟如圖圖18輸出結(jié)果顯示設(shè)置窗口輸出結(jié)果顯示設(shè)置好的窗口如圖19所示圖19輸出結(jié)果顯示設(shè)置 點(diǎn)擊Simulation-Netlistand Run,可進(jìn)行仿真，點(diǎn)擊后會(huì)彈出Welcometo Spectre窗口，點(diǎn)擊OK就開始仿真了，如果提示有錯(cuò)誤，就需要修改原理圖。 若無錯(cuò)誤，運(yùn)行后就會(huì)彈出仿真波形圖，如圖20所示。qln xor seheinaUc2 15:13：£4 20

13、(XjJ12|File Edit Graph Axis Trace Marlker Zoom To oils HelpKIPxj Label liTransknl Responsecade nc圖20異或門輸出結(jié)果波形圖四、實(shí)驗(yàn)心得本次設(shè)計(jì)根據(jù)課題要求， 復(fù)習(xí)了相關(guān)的知識(shí)， 查閱了相關(guān)的資料， 根據(jù)實(shí)驗(yàn) 條件，找到適合的設(shè)計(jì)方法。通過這次課程設(shè)計(jì)， 使我深刻地認(rèn)識(shí)到學(xué)好專業(yè)知識(shí)的重要性， 也理解了理 論聯(lián)系實(shí)際的含義，并且檢驗(yàn)了大學(xué) “集成電路設(shè)計(jì)” 課程的學(xué)習(xí)成果，雖然在 這次設(shè)計(jì)中對(duì)于知識(shí)的運(yùn)用和銜接還不夠熟練， 但是我將在以后的工作和學(xué)習(xí)中 繼續(xù)努力不斷完善， 這四天的設(shè)計(jì)的對(duì)過去所學(xué)知

14、識(shí)的系統(tǒng)提高和擴(kuò)充過程， 為 今后的發(fā)展打下了良好的基礎(chǔ)。課程設(shè)計(jì)剛開始，拿著選定的題目不知如何入手。畢竟課程設(shè)計(jì)不同于實(shí)驗(yàn) 課。靜下心來，仔細(xì)分析題目，回想了以前做實(shí)驗(yàn)的基本步驟，再加上指導(dǎo)老師 的說明與提示，心中才有了譜。 本次課程實(shí)習(xí)我雖然用了四天的時(shí)間，但整個(gè) 過程我都認(rèn)真的完成了，而且從中收獲很多。可以總結(jié)為以下的幾點(diǎn)：1 對(duì)“集成電路設(shè)計(jì)”課程知識(shí)的鞏固與提高這次課程設(shè)計(jì)主要是運(yùn)用的相關(guān)知識(shí)，在整個(gè)過程中，都離不開對(duì) “集成電 路設(shè)計(jì)” 課程的再學(xué)習(xí)，我在開始，就先將 “集成電路設(shè)計(jì)” 教學(xué)課本翻閱了一 遍（這也是對(duì)這門課的復(fù)習(xí)） ，這樣的回顧讓我對(duì)知識(shí)的理解更加透徹，對(duì)以后 的快

15、速設(shè)計(jì)起了很好的鋪墊作用。2 學(xué)會(huì)了理論聯(lián)系實(shí)際課程設(shè)計(jì)，通過所選擇的題目，根據(jù)要求，運(yùn)用所學(xué)知識(shí)將其付諸實(shí)踐來完 成，這并不是在課堂上的單純聽懂， 或者課后看書過程中的深入理解， 這需要是 的一種理論聯(lián)系實(shí)踐的能力。 理論知識(shí)往往都是在一些理想狀態(tài)下的假設(shè)論， 而 實(shí)際的動(dòng)手操作則完全不同， 需要考慮實(shí)際中的很多問題。 有些知識(shí)在理論上可 能完全沒有錯(cuò)但實(shí)際中則不然，所以動(dòng)手是對(duì)所學(xué)知識(shí)應(yīng)用最好的方法。3 和同學(xué)的互助協(xié)作共同進(jìn)步在實(shí)習(xí)中經(jīng)常會(huì)遇到一些自己可能暫時(shí)想不明白的問題， 請(qǐng)教老師和同學(xué)是 很好的做法， 既節(jié)省時(shí)間又會(huì)從別人上學(xué)到更多， 在設(shè)計(jì)和同學(xué)相互交流各自的 想法也是很重要的， 不同的人對(duì)問題的看法總是有差異的， 并在大家的商討中選 擇最優(yōu)方案最終一定有比你出色的地方， 很好的借鑒， 并在大家的商討中選擇