數字時鐘電路課程設計書

1、仿真文件及課程設計詳細報告點1 功能要求（1）掌握秒定時電路的設計、仿真與調試，精度±0.1s；（2）掌握十進制時、分、秒計時與LED數碼顯示電路的設計、仿真與調試；（3）掌握啟停、清零電路的設計、仿真與調試；（4）掌握整點蜂鳴器提示電路的設計、仿真與調試；（5）掌握方案設計與論證；（6）掌握用相關軟件進行電路圖設計、仿真，以及對仿真結果的分析、總結。2 工作原理及原理框圖數字時鐘由振蕩器、校時電路、計數器、譯碼顯示、報時電路組成。其中，振蕩器用于產生標準的秒信號，其精度控制在±0.1S，秒信號經過秒計數器開始計數，把累加的結果以時、分、秒的形式，經過譯碼器和顯示器顯示出來

2、。時顯示由時計數器、譯碼器、顯示器構成，分、秒顯示由六十進制的分、秒計數器、譯碼器、顯示器構成，其中擴展電路為報時電路，利用分計時器向時計數器的進位信號觸發(fā)蜂鳴器。當計數電路出現誤差時，可以用校時電路進行校時、校分和校秒的功能。圖13 各單元電路設計3.1 振蕩器振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精度決定了數字鐘計時的準確程度，根據實際的任務需要，我們的振蕩器僅需產生1HZ的信號供給秒計數器，而無需產生其他頻率的信號，因此采用555定時器與RC構成的多諧振蕩器，用于產生秒信號，從而省去了分頻器。多諧振蕩器的周期計算公式為：T=T1+T2=0.7*(R1+2R2)*C=1s其中R1設為

3、410，R2設為510，經計算得C=1mF由于電路較為復雜，振蕩器接入整體電路會產生一定的誤差，因此將1mF的電容設定為可變電容，經過多次的仿真和調試確定出可變電容的百分比在26%左右時，振蕩器可以產生（1±0.04）HZ的頻率，即換算成周期為（1±0.04）s，精度要求符合±0.1s。其中，圖2為振蕩器的仿真波形圖，振蕩器可以產生標準方波。圖3為振蕩器工作時的輸出頻率。圖2圖33.2 時間計數器電路計時電路用于實現數字時鐘的基本計數功能。獲得秒脈沖后，可以根據60秒為1分，60分為1小時，24小時為一天的規(guī)律計數。因此，時計數器采用二十四進制，而分計數器和秒計數

4、器則采用六十進制。這些計數電路均可以由中規(guī)模74LS160集成芯片來實現，其中74LS160的管腳圖和功能表如下所示。圖3圖43.2.1 秒計數器的設計秒計數器是由六十進制加法計數器構成。因此，采用兩片74LS160級聯的方式。根據實際需要，我們利用74LS160的異步清零端，和反饋歸零法來實現。我們的秒計數器由兩個74LS160（Us9、Us10）和74LS00四2輸入與非門組成，如圖3所示，其中個位計數器Us10接成十進制形式。十位計數器Us9選擇QB和QC做反饋端，經與非門輸出控制清零端CLR,接成六進制形式。個位與十位之間采用同步級聯方式，將個位計數器的進位輸出端RCO接至十位計數器的

5、計數端ETP，完成個位對十位計數器的進位控制。秒信號脈沖作為計數器脈沖輸入到CP端。圖53.2.2 分計數器的設計分計數器也是六十進制計數器，同秒計數器一樣是由兩片中規(guī)模74LS160構成。其組成方法及電路圖同秒計數器。圖6為分計數器電路。圖63.2.3 時計數器的設計時計數器是由二十四進制加法計數器構成。因此，采用兩片74LS160級聯的方式。根據實際需要，我們利用74LS160的異步清零端，和反饋歸零法來實現。我們的時計數器由兩個74LS160（Uh1、Uh2）和74LS00四2輸入與非門組成，如圖5所示，選擇個位計數器Uh1的QC和十位計數器Uh2的 QB，經與非門輸出控制清零端CLR。

6、個位與十位之間采用同步級聯方式，將個位計數器的進位輸出端RCO接至十位計數器的計數端ETP，完成個位對十位計數器的進位控制，實現二十四進制遞增計數。圖73.3 譯碼顯示電路的設計計數器實現了對時間的累計以8421BCD碼的形式輸出，為了將計數器輸出的8421BCD碼顯示出來，需要顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流。因此，我們采用共陰極的七段數碼顯示管和74LS48作為譯碼器，其中74LS48的管腳圖和功能表如圖8、圖9所示。圖8圖9譯碼顯示電路由74LS48和七段數碼管組成。電路一共需要六個譯碼器和六個七段數碼管。六個七段數碼管，隨著秒計數脈沖不斷地輸

7、入和計時的變化，連續(xù)的進行時、分、秒計時顯示。如圖10所示為一個譯碼器和一個數碼管。圖103.4 校時電路的設計校時電路的作用是當計數器剛接通電源或走時出現誤差時，實現對時、分、秒的校準。我們的校時電路采用手動的門電路實現。（1） 時、分時間校準電路。時校準電路如圖11所示，由74LS08四2輸入與門、74LS32四2輸入或門、74LS02四2輸入或非門組成。當校時開關處于校時位置，即接低電平地端時，秒脈沖經U4A或非門輸出，再到U5A或門輸出接時計數器的計數脈沖，控制時計數器計時，使其每秒加，當時計數器顯示出校準小時數字時將開關置于高電平電源端，或非門輸出為低電平，時計數器的計數脈沖接分計數

8、器的進位信號，恢復計數器正常計數。分校時電路與上述電路相同。圖11（2）秒時間校準電路秒時間校時電路如圖12所示，當校秒開關J3處于校秒位置，即接0電平，U6C與門的輸出為低電平，秒計數器停止計數。當秒計數器顯示的時間與標準的秒時間相同時，將校秒開關置于高電平，即接秒脈沖信號，恢復秒計數器正常的計數。圖123.5啟動、清零電路的設計根據課程設計的需要，我們設計了一個如圖13所示的數字時鐘的總開關J4，該單刀雙擲開關用于實現整體電路的啟動和清零功能。將J4的雙擲兩端分別接地與高電平VCC，另一端接六片74LS160的置數端和清零端，當開關撥到高電平時，電路啟動，置數端和清零端接高電平，時鐘正常運

9、行。當開關撥到低電平時，置數端和清零端有效，電路全部清零，顯示為00時00分00秒。如圖14所示。圖13圖143.6整點報時電路的設計整點報時電路作為數字時鐘的擴展功能，利用分計數器向時計數器輸出的進位信號，如圖15所示。根據蜂鳴器的工作原理我們設計了一個較為簡單的報時電路，采用三極管NPN與蜂鳴器串聯的方式，當NPN的集電結反偏，發(fā)射結正偏時，管子工作于放大區(qū)，此時蜂鳴器工作發(fā)出鳴叫。將NPN管子的基極通過電阻和U8A非門相連，并與十位分計數器的清零端相連。即當分計數器達到60時，進位信號通過U2A與非門變?yōu)榈碗娖浇涍^分計數器的清零端，使分計數器快速清零并接著進行計數，此時產生的低電平將通過

10、U8A非門變?yōu)楦唠娖?，觸發(fā)蜂鳴器工作。需要注意到蜂鳴器的工作電壓應低于電源電壓VCC才能使其正常工作。圖154 multisim仿真電路圖165 protel99SE原理圖圖176 誤差分析數字電子時鐘在工作過程中會產生些許誤差，例如脈沖過大會使秒計數過快，電路原因會產生秒與秒之間的誤差，經過多次仿真和調試，解決方案采用調節(jié)振蕩器的可變電容，使振蕩器的輸出頻率控制在精度范圍內，或是采用校時電路。整體電路仿真時，我們參照著手機上的計時器，對數字時鐘進行了多次數據采集。在把秒脈沖調到可變范圍的基礎上，我們的數字時鐘在一分鐘內平均會出現12秒的誤差，具體情況與軟件和電路當時的情況有關，由于設置了校時

11、電路，這點問題可以得到很好地解決。在測試報時電路時，沒有發(fā)現誤差，每次都是在時計數器剛剛跳變的一瞬間就能產生報時“滴”的一聲，每隔一小時一次，一次一聲。總電路開關經過多次測試可以完全控制整體電路，整體功能可以得到實現。如圖18顯示的時間為02:59:58。圖187 總結這次課設的題目主要偏重于數電知識，而且很多芯片都是剛剛學習過的，因此在這次課設中我們很完美的把理論和實際相結合，在剛剛學習完知識理論后進行的實踐是非常有意義的。課設過程當中，充滿了很多的樂趣，這個課題也和我們所學習的東西非常貼切，像是160和譯碼器還有振蕩器，這些都是我們剛剛學習完的知識。下面說一下整體電路的設計思路。拿到題目以

12、后，首先感覺整個電路最核心的部分就是計數器的設計，介于剛剛學習完了數電中的十進制加法計數器160，因此，我們選用160作為電路計數部分的主要電路。緊接著就是計數之后的顯示部分，之前學習過數碼管，我們選擇了共陰極數碼管作為顯示器，通過譯碼器74LS48與計數器相連。這個模塊經過測試以后可以正常工作和完成所需進位。接著，查閱了相關書籍學習了振蕩器，確定下來采用555多諧振蕩器作為我們的秒信號。由于我們僅要1HZ的脈沖，因此沒有選擇精度和頻率更高的石英晶體。經過多次仿真和測試，綜合了電路的實際問題，振蕩器部分已經可以實現，并且達到課設要求。剩下的就是校時和報時電路，這兩個電路完全是根據整體電路來添加的。整體電路出來以后出現了很多的問題，可能單獨模塊可以完美運行，但是一到了整體電路時就會出現這樣或者那樣的問題，其中也包含了一些軟件自身問題，由于軟件都是英文，所以很難設置。有時候感覺電路就是能運行，但是軟件仿真一直提示出錯，這個時候就應該耐心檢查銜接點是否正確，接地線、接電源線是否連對。如果還是不行，那就需要設置軟件自身仿真的參數了。這次課設收獲頗多，主要還是因為對剛學的知識有了一個實踐的過程，發(fā)現很多理論與實踐之間的偏差，在以后的學習過程中也會不斷地改進，將實踐與課本知識相結合。參考文獻1 韓焱，張艷花