項(xiàng)目四秒表設(shè)計(jì)實(shí)驗(yàn)報(bào)告

1、“項(xiàng)目四秒表設(shè)計(jì)”實(shí)驗(yàn)報(bào)告專業(yè)班級：電子144 姓名： 秦慧樺學(xué)號： 2014014273 實(shí)驗(yàn)日期： 一、實(shí)驗(yàn)?zāi)康?）熟悉并掌握計(jì)數(shù)器的設(shè)計(jì)；2）熟悉數(shù)碼管的設(shè)計(jì)；3）熟悉VHDL語言的分層次設(shè)計(jì)；二實(shí)驗(yàn)內(nèi)容：1）對50MHz晶振進(jìn)行500000分頻，得到100Hz信號；2）對該100Hz信號進(jìn)行0-9的循環(huán)計(jì)數(shù)，并用一位數(shù)碼管顯示；3） 在2成功的基礎(chǔ)上進(jìn)行擴(kuò)展，實(shí)現(xiàn)100Hz信號的0-99循環(huán)計(jì)數(shù)，并用兩位數(shù)碼管進(jìn)行顯示；4）擴(kuò)展內(nèi)容：計(jì)數(shù)初值可以設(shè)置，計(jì)數(shù)值可以人為干預(yù)；三、實(shí)驗(yàn)結(jié)果1. 對50MHz晶振進(jìn)行500000分頻，得到100Hz信號的程序代碼library ieee;use

2、 ieee.std_logic_1164.AII;use ieee.std_logic_unsigned.All;use ieee.std_logic_arith.All;entity div25 isport（clkin:in std_logic;clkout:buffer std_logic）;end;architecture ret1 of div25 isbeginprocess（clkin）variable count:integer range 0 to 249999;beginif clkin' event and clkin='1' then if co

3、unt<249999 then count:=count+1;elsecount:=0;clkout<=not clkout;end if;end if;end process;end;2. 對 100Hz 信號的 0-99 循環(huán)計(jì)數(shù)程序代碼及仿真結(jié)果library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity cnt99 isport (clkout:in std_logic;gw:out std_logic_vector(3

4、 downto 0);sw:out std_logic_vector(3 downto 0); end;architecture rtl of cnt99 isbeginprocess(clkout)variable num:std_logic_vector (3 downto 0) ;variable s:std_logic_vector (3 downto 0) ; beginif clkout' event and clkout='1' thenif (num<9) thennum:=num+1;else num:="0000"s:=s+

5、1; if (s>9) then s:="0000"end if;end if ;end if;gw<=num;sw<=s;end process;end ;3頂層文件的截屏、引腳鎖定及實(shí)驗(yàn)現(xiàn)象截圖，并對實(shí)驗(yàn)現(xiàn)象進(jìn)行分析 © Edit： X 7Node NameDirectionLocationI/O Bankfnf GroupI/O StandarddkInputPIN G21>B6 N12.5 V (default)q6OutputPIN.F137B7 N12.5 V (default)OutputPIN F127B7N1乙 5 V (

6、deFault)Outputpm Gi21B7 hll2,5 V (defadt)OutputPIN屮苗?B7 N12-5 V (default)OutputPIN H12J*B7 N12.5 V (蟲fault)OutputP1N FL17B7 N12.5 V (default)OutputPIN EllJE7 N12.5 V (default)OutputPIN A157B7 N12-5 V (default)OutputPIN E1B7 N12.5 V (default)OutputP1N B147B7 N12.5 V (default)OutputPIN A147B7 N1乙 5 V

7、(default)OutputPIN C137B7 N1V (default)OutputPIN B137B7 N1N5 V (deFault)s0Outpu tPIN A137B7 N12.5 V (default)實(shí)驗(yàn)現(xiàn)象分析：單片機(jī)數(shù)碼管顯示從 099秒的計(jì)時(shí)四、如何實(shí)現(xiàn)秒表的倒計(jì)時(shí)功能？請給出程序及實(shí)驗(yàn)結(jié)果library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity cntd99 isport (clkout:in std_logi

8、c;gw:out std_logic_vector(3 downto 0);sw:out std_logic_vector(3 downto 0);end;architecture rtl of cntd99 isbeginprocess(clkout)variable num:std_logic_vector (3 downto 0);variable s:std_logic_vector (3 downto 0);beginif clkout' event and clkout='1' thenif (num<9) thennum:=num+1;else nu

9、m:="0000"s:=s+1;if (s>9) then s:="0000"end if;end if ;end if;gw<=9_num;sw<=9-s;end process;end ;實(shí)驗(yàn)總結(jié)Ll_psA) ns.itu. U ns Z4U. U ns JU. U ns 4UJ. U ns ilm t»U. U ns t*iU. U ns fZU. U ns.占HI II liIie.9 nsJArmniwiwiMmnmwuinnjinnjinwmnwumnminnjuinjumijmnmnwuuVUC91XmX7JC引rnr5X4】；(131)G本次實(shí)驗(yàn)是在上次實(shí)驗(yàn)的基礎(chǔ)上進(jìn)行的，上次實(shí)驗(yàn)中，我們做了059的計(jì)數(shù)，這次我們