數(shù)字邏輯選擇題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上一、填空題（30分，共8題，每空2分）1、數(shù)字電路只能處理（ 數(shù)字 ）信號,不能處理（ 模擬 ）信號。2、 (30.25) 10 = （ 11110.01 ） 2 = （ 1E.4 ） 16 。3、對應(yīng)的八進制數(shù)為（ 277 ）,十進制數(shù)為（ 191 ）。4、A/D轉(zhuǎn)換器的功能是將模擬量轉(zhuǎn)換成（ 數(shù)字量 ）,D/A轉(zhuǎn)換器的功能是數(shù)字量輪換成（ 模擬量 ）。5、組合邏輯電的穩(wěn)定輸出信號取決于（ 輸入信號 ）。6、 主從型JK觸發(fā)器的特性方程 =（ ）。7、 三態(tài)門輸出的三種狀態(tài)分別為：（ 高電平、低電平、高阻態(tài) ） 。8、PLD器件的基本結(jié)構(gòu)包括（與門陣列、或門陣列 ）

2、兩分。二、單項選擇題（30分，共10題，每題3分）1、下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是（ ）。 A、或非門 B、與非門 C、異或門 D、OC門 2、請判斷以下哪個電路不是時序邏輯電路（ ）。 A、計數(shù)器 B、寄存器 C、譯碼器 D、觸發(fā)器 3、下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（ ）。A、并行A/D轉(zhuǎn)換器 B、計數(shù)型A/D轉(zhuǎn)換器 C、逐次漸進型A/D轉(zhuǎn)換器 D、雙積分A/D轉(zhuǎn)換器 4、已知邏輯函數(shù) 與其相等的函數(shù)為（D ）。    5、一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（ ）個數(shù)據(jù)信號輸出。 A、4 B、6 C、8 D、166、邏輯器件（

3、 ）屬于非用戶定制電路。A邏輯門 BCD觸發(fā)器7、半導(dǎo)體存儲器（ ）的內(nèi)容在掉電后不會丟失。A、ROM B、RAM C、EPROM D、E2 PROM8、EPROM是指( )。A、隨機讀寫存儲器 B、只讀存儲器 C、光可擦除電可編程只讀存儲器 D、電可擦可編程只讀存儲器9、補碼1.1000的真值為( )。A、 +1.1000 B、 1.1000 C、 0.1000 D、 0.000110、八路數(shù)據(jù)選擇器應(yīng)有( )個選擇控制端。A、 2 B、 3 C、 6 D、81.設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時鐘信號作用下,輸出電壓波形恒為0的是：（C ）圖。 &#

4、160;       2.下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是（B ）。   A、或非門     B、與非門     C、異或門    D、OC門  3要將方波脈沖的周期擴展10倍，可采用（C ）。  A、 10級施密特觸發(fā)器    &

5、#160; B、10位二進制計數(shù)器  C、十進制計數(shù)器            D、10位D/A轉(zhuǎn)換器  4.如圖所示電路為由555定時器構(gòu)成的（A ）。   A、施密特觸發(fā)器      B、多諧振蕩器     C、單穩(wěn)態(tài)觸發(fā)器    

6、60;D、T觸發(fā)器 5某電路的輸入波形 uI 和輸出波形 uO 如下圖所示，則該電路為（ A）。  A、施密特觸發(fā)器   B、反相器   C、單穩(wěn)態(tài)觸發(fā)器   D、JK觸發(fā)器  6.對CMOS與非門電路，其多余輸入端正確的處理方法是（ D）。 A、 通過大電阻接地（>1.5K）      B、懸空 &#

7、160;C、通過小電阻接地（<1K）         D、通過電阻接VCC7、已知邏輯函數(shù) C BCAABY +=與其相等的函數(shù)為（D ）。 8、一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（C ）個數(shù)據(jù)信號輸出。 A、4 B、6 C、8 D、16 9、請判斷以下哪個電路不是時序邏輯電路（C ）。 A、計數(shù)器 B、寄存器 C、譯碼器 D、觸發(fā)器 10、下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（ A）。 A、并行A/D轉(zhuǎn)換器 B、計數(shù)型A/D轉(zhuǎn)換器 C、逐次漸進型A/D轉(zhuǎn)換器 D、雙積分A/D轉(zhuǎn)換器

8、（   ）1OC門的輸出端可并聯(lián)使用。 （ × ）2當(dāng)TTL門輸出電流IOH=0.4mA, IOL=16mA,IIH=40A,IIL=1mA時N=16。 （  ）3N進制計數(shù)器可以實現(xiàn)N分頻。 （ × ）4組合邏輯電路在任意時刻的輸出不僅與該時刻的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。 （  ）5單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)維持時間的長短取決于外界觸發(fā)脈沖的頻率和幅度。 （ × ）6在邏輯電

9、路中三極管即可工作在放大，飽和、截止?fàn)顟B(tài)。 （ ×）8寄存器、編碼器、譯存器、加法器都是組合電路邏輯部件。 （ ）9二進制數(shù)（）B轉(zhuǎn)換成8421BCD碼為（0100 0110）8421。 一 選擇題1邏輯表達式Y(jié)=AB可以用 (  C) 實現(xiàn)。A.正或門   B.正非門      C.正與門       D.負(fù)或門&#

10、160;2在(A)的情況下，“或非”運算的結(jié)果是邏輯 1 。    A全部輸入是0  B.全部輸入是1  C.任 一 輸入為0，其他輸入為1    D.任 一 輸入為1 3CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是(A)。A. 微功耗   B. 高速度   C. 高抗干擾能力   D.

11、 電源范圍寬 4.在下列邏輯電路中，不是組合邏輯電路的有(D)。A. 譯碼器   B. 編碼器   C. 全加器   D. 寄存器 5一塊數(shù)據(jù)選擇器有三個地址輸入端，則它的數(shù)據(jù)輸出端最多應(yīng)有（  D     ）。A.3    B.6    C.7   

12、0;   D.8       6組合邏輯電路的特點是（  B ）。       A. 輸出與以前輸入有關(guān)        B. 輸出只由當(dāng)時輸入決定     C. 輸出與原來輸出有關(guān)     

13、    D. 輸出由當(dāng)時和以前輸入共同決定 7若在編碼器中有90個編碼對象，則要求輸出二進制代碼位數(shù)為(C)位。A.5     B.6    C.7       D.8   8數(shù)據(jù)選擇器，某瞬間在選擇變量作用下，從多路信號中選出（ C  ）。     A.2路 

14、; B.全部   C.1路       D. 4路 9八路數(shù)據(jù)分配器，其地址輸入端有(C)個。A.1     B.2     C.3      D.4     E.8 10同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是(A)。A.工作速度高 &#

15、160;B.觸發(fā)器利用率高   C.電路簡單   D.不受時鐘CP控制 118 位移位寄存器，串行輸入時經(jīng)(D)個 脈沖后，8位數(shù)碼全部移入寄存器中。A.1        B.2          C.4          D.8

16、 12只讀存儲器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容(D)。A.全部改變    B.全部為0      C.不可預(yù)料      D.保持不變 13基本的邏輯運算是（  C  ）。A. 異或        B. 與非   C. 

17、與、或、非           D. 或非 14格雷碼的特點是位置相鄰的數(shù)碼中只有（  A）。A. 一位不同      B. 二位不同       C. 高位相同，其他全不同D. 各位全不同 16. 三極管可作為無觸點開關(guān)用，當(dāng)它處于截止?fàn)顟B(tài)時，相當(dāng)于開關(guān)處于

18、（  B  ）。A. 閉合狀態(tài)       B. 斷開狀態(tài)   C. 時斷時開            D. 先斷后開 17. 要區(qū)分60個數(shù)符，至少需（  C  ）位二進制代碼。     A

19、.4        B5 C.6           D.7  19下列電路中屬于組合邏輯電路的是（ B  ）。       A. 同步D觸發(fā)器    B. 譯碼器    C.&#

20、160;寄存器           D. 計數(shù)器 20一個8選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有(D)個。A.1   B.2      C.4     D.8 21同步時序電路和異步時序電路比較，其差異在于后者(B)。A.沒有觸發(fā)器        

21、  B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)        D.輸出只與內(nèi)部狀態(tài)有關(guān) 22一位8421BCD碼計數(shù)器至少需要(B)個觸發(fā)器。A.3        B.4          C.5         

22、60;D.10 23只讀存儲器ROM在運行時具有(A)功能。A.讀/無寫 B. 無讀 /寫    C.讀/寫      D. 無讀 /無寫 26四變量的卡諾圖，每個小方格最多有（ C  ）相鄰小方格。  A.2個           B.3個  &#

23、160; C. 4個           D.5個27 .在下列邏輯電路中，不是組合邏輯電路的有(D)。A. 譯碼器       B. 編碼器    C. 全加器      D. 計數(shù)器29四路數(shù)據(jù)分配器，其地址輸入端有(B)個。A.1  B.2&#

24、160;  C.3   D.4    E.8 30全加器有(B)個輸出端。A.1     B.2       C.3      D.4 31下列邏輯電路中為時序邏輯電路的是(C)。A.譯碼器   B.加法器     C寄存器

25、60;   D.數(shù)據(jù)選擇器 32隨機存取存儲器具有(A)功能。A.讀/寫    B. 無讀 /寫    C.只讀       D.只寫33 A、0、和a的ASCII碼分別是（A）A .  65 、48 和61H    B .  41 、30 和61 

26、C . 41H 、30 和61     D .  41H 、30H 和61   二、判斷題（在括號中劃或×，然后填入下表與號對應(yīng)的框中，否則不計分）1集電極開路門有高電平、低電平、高阻等狀態(tài)。(x)2若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。 （   ）3一般TTL 門電路的輸出端可以直接相連，實現(xiàn)線與 。 （  x  ）4組

27、合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。 （ x  ）5同步時序電路具有統(tǒng)一的時鐘 CP 控制。 （    ）6計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（ x  ）7三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。 （  x  ）8若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。 （  x  ）9CMOS OD 門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與 。（   ）10用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。 （ x  ）11編碼與譯碼是互逆的過程。 （   ）12時序電路不含有記憶功能的器件。 （ x  ）13計數(shù)器的核心元件是觸發(fā)器。（   ）14若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。 （    ）15TTL OC門（集電極開路門）的輸出端可以