TMS320VC5402最小系統(tǒng)課程設(shè)計(jì)

1、鄭州輕工業(yè)學(xué)院課 程 設(shè) 計(jì) 任 務(wù) 書(shū)題目 TMS320VC5402最小系統(tǒng)原理圖設(shè)計(jì) 專(zhuān)業(yè)、班級(jí) 電信112 學(xué)號(hào) 29 姓名 牛國(guó)宇 主要內(nèi)容、基本要求、主要參考資料等：1、 參考課本及TMS320VC5402數(shù)據(jù)手冊(cè)，IS61LV6416數(shù)據(jù)手冊(cè)，TPS767D318芯片數(shù)據(jù)手冊(cè)，設(shè)計(jì)TMS320VC5402的最小系統(tǒng)。2、 設(shè)計(jì)TMS320VC5402的最小系統(tǒng)電路圖紙，要求圖紙具有TMS320VC5402的基本電路（復(fù)位電路、時(shí)鐘電路、功能配置引腳連接等），具有64K字程序空間，64K字?jǐn)?shù)據(jù)空間，和DSP的供電電路（輸入電源DC59V）。3、 要求設(shè)計(jì)上述電路的原理圖。4、 設(shè)計(jì)完

2、成后要求每人上交一份課程設(shè)計(jì)說(shuō)明書(shū)，說(shuō)明書(shū)要求包含有課程設(shè)計(jì)任務(wù)書(shū)，設(shè)計(jì)原理說(shuō)明，所用芯片簡(jiǎn)要說(shuō)明，設(shè)計(jì)圖紙等。說(shuō)明書(shū)要求字跡工整、敘述清楚、圖紙齊備。5、 發(fā)揮部分，如時(shí)間可行，依據(jù)原理圖設(shè)計(jì)上述電路的印制板圖。6、 時(shí)間：二周。完 成 期 限： 指導(dǎo)教師簽名： 杜海明 課程負(fù)責(zé)人簽名： 胡智宏 2015 年 01 月 12 日摘 要介紹了基于DSP的最小應(yīng)用系統(tǒng)的整體設(shè)計(jì)過(guò)程。本次課程設(shè)計(jì)的題目是DSP最小系統(tǒng)的設(shè)計(jì)，DSP最小系統(tǒng)可應(yīng)用于簡(jiǎn)單的工程研究和應(yīng)用開(kāi)發(fā)。本文中所設(shè)計(jì)的DSP最小系統(tǒng)是由TI公司的定點(diǎn)DSP芯片TMS320VC5402及其相關(guān)電源和時(shí)鐘電路、片外擴(kuò)展存儲(chǔ)器、標(biāo)準(zhǔn)J

3、TAG結(jié)口構(gòu)成。本次課程設(shè)計(jì)中原理圖制作用的是Altium designer 10軟件繪制的。關(guān)鍵詞 DSP 最小系統(tǒng) JTAG目 錄1 DSP的概述11.1 DSP的應(yīng)用11.2 DSP的特點(diǎn)與優(yōu)點(diǎn)11.3 DSP的發(fā)展現(xiàn)狀和發(fā)展趨勢(shì)22 DSP最小系統(tǒng)主要芯片52.1 主控芯片TMS320VC5402的簡(jiǎn)介52.2 SRAM芯片IS61LV6416的簡(jiǎn)介62.3 電源芯片TPS767D31863 TMS320VC5402的最小系統(tǒng)設(shè)計(jì)83.1 系統(tǒng)的基本組成83.2 單元功能模塊設(shè)計(jì)83.2.1 電源產(chǎn)生電路設(shè)計(jì)83.2.2 TMS320VC5402的供電設(shè)計(jì)93.2.3 復(fù)位電路的設(shè)計(jì)1

4、03.2.4 時(shí)鐘電路的設(shè)計(jì)113.2.5 JTAG仿真接口的設(shè)計(jì)113.2.6 存儲(chǔ)器擴(kuò)展電路設(shè)計(jì)123.2.7 存儲(chǔ)器選擇電路的設(shè)計(jì)14總結(jié)15參考文獻(xiàn)16附錄 最小系統(tǒng)PCB圖及原理圖171 DSP的概述1.1 DSP的應(yīng)用DSP（Digital Signal Processor）是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)。再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益

5、重要的電腦芯片。它的強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度，是最值得稱(chēng)道的兩大特色。在近20多年時(shí)間里，DSP芯片的應(yīng)用越來(lái)越廣泛，已經(jīng)從軍事、航空航天領(lǐng)域擴(kuò)大到信號(hào)處理、通信、雷達(dá)、消費(fèi)等許多領(lǐng)域，主要應(yīng)用有信號(hào)處理、通信、語(yǔ)音、圖形、圖像、軍事、儀器儀表、自動(dòng)控制、醫(yī)療、家用電器等。DSP主要應(yīng)用市場(chǎng)為3C領(lǐng)域，占整個(gè)市場(chǎng)需求的90%。數(shù)字蜂窩電話是DSP最為重要的應(yīng)用領(lǐng)域之一。由于DSP具有強(qiáng)大的計(jì)算能力，使得移動(dòng)通信的蜂窩電話重新崛起，并創(chuàng)造了一批諸如GSM、CDMA等全數(shù)字蜂窩電話網(wǎng)。在Modem器件中，DSP更是成效卓著，不僅大幅度提高了傳輸速率，且具有接收動(dòng)態(tài)圖像能力。另外，可編程多媒體D

6、SP是PC領(lǐng)域的主流產(chǎn)品。以XDSL Modem為代表的高速通信技術(shù)與MPEG圖像技術(shù)相結(jié)合，使得高品位的音頻和視頻形式的計(jì)算機(jī)數(shù)據(jù)有可能實(shí)現(xiàn)實(shí)時(shí)交換。目前的硬盤(pán)空間相當(dāng)大，這主要得益于CDSP（可定制DSP）的巨大作用。預(yù)計(jì)在今后的PC機(jī)中，一個(gè)DSP即可完成全部所需的多媒體處理功能。DSP也是消費(fèi)類(lèi)電子產(chǎn)品中的關(guān)鍵器件。由于DSP的廣泛應(yīng)用，數(shù)字音響設(shè)備的更新?lián)Q代周期變得非常短暫。用于圖像處理的DSP，一種用于JPEG標(biāo)準(zhǔn)的靜態(tài)圖像數(shù)據(jù)處理；另一種用于動(dòng)態(tài)圖像數(shù)據(jù)處理。1.2 DSP的特點(diǎn)與優(yōu)點(diǎn)DSP芯片是模擬信號(hào)變換成數(shù)字信號(hào)以后，進(jìn)行高速實(shí)時(shí)處理的專(zhuān)用微處理器，其處理速度比最快的CPU

7、還快10-50倍，具有處理速度高、功能強(qiáng)、性能價(jià)格比好以及速度功耗比高等特點(diǎn)，被廣泛應(yīng)用于具有實(shí)時(shí)處理要求的場(chǎng)合。DSP芯片具有以下特點(diǎn)：1）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法。2）程序和數(shù)據(jù)空間分開(kāi)，可以同時(shí)訪問(wèn)指令和數(shù)據(jù)。3）片內(nèi)具有快速RAM，通常可通過(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn)。 4）具有低開(kāi)銷(xiāo)或無(wú)開(kāi)銷(xiāo)循環(huán)及跳轉(zhuǎn)的硬件支持。 5）快速的中斷處理和硬件I/O支持。 6）具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器。 7）可以并行執(zhí)行多個(gè)操作。 8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。DSP系統(tǒng)以DSP芯片為基礎(chǔ)，具有以下優(yōu)點(diǎn)：1）高速性，DSP運(yùn)行速度高達(dá)1000M

8、IPS以上。2）編程方便，可編程DSP可使設(shè)計(jì)人員在開(kāi)發(fā)過(guò)程中，靈活方便的對(duì)軟件進(jìn)行修改和升級(jí)。3）穩(wěn)定性好，DSP系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度及噪聲的影響比較小，可靠性高。4）可重復(fù)性好，數(shù)字系統(tǒng)的性能基本上不受元器件參數(shù)性能的影響，便于測(cè)試、調(diào)試和大規(guī)模生產(chǎn)。5）集成方便，DSP系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。6）性?xún)r(jià)比高。1.3 DSP的發(fā)展現(xiàn)狀和發(fā)展趨勢(shì)DSP芯片誕生于20世紀(jì)70年代末，至今已經(jīng)取得了突飛猛進(jìn)的發(fā)展。其發(fā)展現(xiàn)狀主要有以下幾個(gè)發(fā)面：（1）制造工藝。普遍采用0.25um或0.18um亞微米的CMOS工藝。引腳從原來(lái)的40個(gè)增加到200個(gè)以上。需要設(shè)計(jì)的

9、外圍電路越來(lái)越少，成本、體積和功耗不斷下降。（2）存儲(chǔ)器容量。芯片的片內(nèi)程序和數(shù)據(jù)存儲(chǔ)器可達(dá)到幾十K字，而片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器可達(dá)到16M*48位和4G*40位以上。（3）內(nèi)部結(jié)構(gòu)。芯片內(nèi)部均采用多總線、多處理單元和多級(jí)流水線結(jié)構(gòu)，加上完善的接口功能，是DSP的系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能都有了很大的提高。（4）運(yùn)算速度。指令周期從400ms縮短到10ns以下，其相應(yīng)的速度從2.5MIPS提高到2000MIPS以上。（5）高度集成化。集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應(yīng)用。（6）運(yùn)算精度和動(dòng)態(tài)范圍。DSP的字長(zhǎng)從

10、8位已增加到32位，累加器的長(zhǎng)度也增加到40位，從而提高了運(yùn)算精度。同時(shí)采用超長(zhǎng)指令集（VLIW）結(jié)構(gòu)和高性能的浮點(diǎn)運(yùn)算，擴(kuò)大了數(shù)據(jù)處理的動(dòng)態(tài)范圍。（7）開(kāi)發(fā)工具。具有較完善的軟件和硬件開(kāi)發(fā)工具，如軟件仿真器Simulator、在線仿真器Emulator、C編譯器和集成開(kāi)發(fā)環(huán)境CCS等，給開(kāi)發(fā)應(yīng)用帶來(lái)很大方便。CCS是TI公司針對(duì)本公司的DSP產(chǎn)品開(kāi)發(fā)的集成開(kāi)發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C+和匯編的混合編程。開(kāi)放式的結(jié)構(gòu)允許外擴(kuò)用戶(hù)自身的模塊。其DSP技術(shù)的發(fā)展趨勢(shì)主要表現(xiàn)在以下幾個(gè)方面：（1）DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善。多通道結(jié)構(gòu)和單指令多重?cái)?shù)據(jù)（S

11、IMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導(dǎo)地位。（2）DSP和微處理器的融合。微處理器MPU是一種執(zhí)行智能定向控制任務(wù)的通用處理器，它能很好地執(zhí)行智能控制任務(wù)，但對(duì)數(shù)字信號(hào)的處理能力很差。DSP處理器具有高速的數(shù)字信號(hào)處理能力。在許多應(yīng)用中均需要同時(shí)具有智能控制和數(shù)字信號(hào)處理兩種功能。因此，將DSP與微處理器結(jié)合起來(lái)，可簡(jiǎn)化設(shè)計(jì)，加速產(chǎn)品開(kāi)發(fā)，減小PCB體積，降低功耗和整個(gè)系統(tǒng)的成本。（3）DSP與高檔CPU的融合。大多數(shù)高檔MCU，如Pentium和PowerPC都是SIMD指令組的超標(biāo)量結(jié)構(gòu)，速度很快。在DSP中融入高檔CPU的分支預(yù)示和動(dòng)態(tài)緩沖技術(shù)，結(jié)構(gòu)規(guī)范，利于編程

12、，不用進(jìn)行指令排隊(duì)，是DSP性能大幅度提高。（4）DSP和FPGA的融合。FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列器件。它和DSP集成在一塊芯片上，可實(shí)現(xiàn)寬帶信號(hào)處理，大大提高信號(hào)處理速度。（5）DSP和SOC的融合。SOC是指把一個(gè)系統(tǒng)集成在一塊芯片上。這個(gè)系統(tǒng)包括DSP和系統(tǒng)接口軟件等。（6）實(shí)時(shí)操作系統(tǒng)RTOS和DSP的結(jié)合。隨著DSP的處理能力的增強(qiáng)，DSP系統(tǒng)越來(lái)越復(fù)雜，使得軟件的規(guī)模越來(lái)越大，往往需要運(yùn)行多個(gè)任務(wù)，各任務(wù)間的通信、同步等問(wèn)題就變得非常突出。隨著DSP性能和功能日益增強(qiáng)，對(duì)DSP應(yīng)用提供RTOS的支持已成為必然的結(jié)果。（7）DSP的并行處理結(jié)構(gòu)。為了提高DSP芯片的運(yùn)算速度，各DS

13、P廠商紛紛在DSP芯片中引入并行處理機(jī)制。這樣，可以在同一時(shí)刻將不同的DSP與不同的任一存儲(chǔ)器連通，大大提高數(shù)據(jù)傳輸?shù)乃俾?。?）功耗越來(lái)越低。隨著超大規(guī)模集成電路技術(shù)和先進(jìn)的電源管理設(shè)計(jì)技術(shù)的發(fā)展，DSP芯片內(nèi)核的電源電壓將會(huì)越來(lái)越低。2 DSP最小系統(tǒng)主要芯片2.1 主控芯片TMS320VC5402的簡(jiǎn)介T(mén)MS320VC5402是TI公司的第七代DSP芯片之一，它具有優(yōu)化的CPU結(jié)構(gòu)，內(nèi)部有1個(gè)40位的算術(shù)邏輯單元(包括一個(gè)40位的桶式移位寄存器和2個(gè)獨(dú)立的40位累加器)，一個(gè)17×17的乘法器和一個(gè)40位專(zhuān)用加法器，16K字RAM空間和4K×16bit ROM 空間。

14、共20根地址線，可尋址64KB數(shù)據(jù)區(qū)和1MB程序區(qū)，具有64KI/O空間。處理速度為 l00MIPS，速度高、功耗低。TMS320VC5402 采用修正的哈佛結(jié)構(gòu)和8總線結(jié)構(gòu)(4條程序/數(shù)據(jù)總線和4條地址總線)，以提高運(yùn)算速度和靈活性。在嚴(yán)格的哈佛結(jié)構(gòu)中，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分別設(shè)在兩個(gè)存儲(chǔ)空間，這樣就允許取址和執(zhí)行操作完全重疊。修正的哈佛結(jié)構(gòu)中，允許在程序和數(shù)據(jù)空間之間傳送數(shù)據(jù)，從而使處理器具有在單個(gè)周期內(nèi)同時(shí)執(zhí)行算術(shù)運(yùn)算、邏輯運(yùn)算、位操作、乘法累加運(yùn)算以及訪問(wèn)程序和數(shù)據(jù)存儲(chǔ)器的強(qiáng)大功能。與修正的哈佛結(jié)構(gòu)相配合，TMS320VC5402還采用了一個(gè)6級(jí)深度的指令流水線，每條流水線之間彼此獨(dú)

15、立，在任何一個(gè)機(jī)器周期內(nèi)可以有16條不同的指令在同時(shí)工作，每條指令工作在不同的流水線上，使指令的執(zhí)行時(shí)間減小到最小和增大處理器的吞吐量。TMS320VC5402的硬件結(jié)構(gòu)具有硬件乘法器、8總線結(jié)構(gòu)、功能強(qiáng)大的片內(nèi)存儲(chǔ)器配置和低功耗設(shè)計(jì)的特點(diǎn)。因此，可以進(jìn)行高速并行處理；同時(shí)，集成度高可節(jié)省硬件開(kāi)銷(xiāo)，提高系統(tǒng)抗干擾性。它除了完成數(shù)字信號(hào)處理任務(wù)外，還可以兼顧通用單片機(jī)的操作任務(wù)。因此，它是集數(shù)字信號(hào)處理與通用控制電路于一體的，多功能低功耗微處理器。綜上所述TMS320VC5402的主要特點(diǎn)如下：1）多總線結(jié)構(gòu)，片內(nèi)3套16bit數(shù)據(jù)總線CB、DB、EB和1套程序總線PB以及對(duì)應(yīng)的4套地址總線CB

16、A、DBA、EBA、PBA (4套總線可以同時(shí)操作)。2）40bit的ALU(算術(shù)邏輯單元)，包含1個(gè)40bit的桶形移位器和2個(gè)40bit的累加器，1個(gè)17×17bit的乘法器和一個(gè)40bit的專(zhuān)用加法器，2個(gè)地址產(chǎn)生器，8個(gè)輔助寄存器，一個(gè)比較/選擇/存儲(chǔ)（CSSU)單元。3）片內(nèi)4k×16bit的ROM，16k×16bit的DARAM。4）程序空間擴(kuò)展到1MB，數(shù)據(jù)和I/O空間各64kB，20條地址線，16條數(shù)據(jù)線。5）6級(jí)流水線完成一條指令:預(yù)取指、取指、譯碼、尋址、讀數(shù)、執(zhí)行。6）片上有JTAG仿真接口。2.2 SRAM芯片IS61LV6416的簡(jiǎn)介IS

17、SI的IS61LV6416是一個(gè)1M容量，結(jié)構(gòu)為64K*16位字長(zhǎng)的高速率SRAM。IS61LV6416采用ISSI公司的高性能CMOS工藝 制造。高度可靠的工藝水準(zhǔn)加上創(chuàng)新的電路設(shè)計(jì)技術(shù)，使得IS61LV6416的存取時(shí)間可快至8ns，兼具低功耗的優(yōu)點(diǎn)。當(dāng)/CE處于高電平（未選中）時(shí)，IS61LV6416進(jìn)入待機(jī)模式。 在此模式下，功耗可降低至CMOS輸入標(biāo)準(zhǔn)。使用IS61LV6416的低觸發(fā)片選引腳（/CE）和輸出使能引腳（/OE），可以輕松實(shí)現(xiàn)存儲(chǔ)器擴(kuò)展。低觸發(fā)寫(xiě)入使能引腳（/WE）將完全控制存儲(chǔ)器的寫(xiě)入和讀取。 同一個(gè)字節(jié)允許高位（/UB）存取和低位 （/LB）存取。IS61LV641

18、6芯片的主要特性有以下幾點(diǎn)：（1）高速率。存取時(shí)間只需8-12ns，全靜態(tài)操作，不需要時(shí)鐘和刷新。輸入輸出兼容TTL標(biāo)準(zhǔn)，獨(dú)立的3.3V供電。三態(tài)輸出，高字節(jié)數(shù)據(jù)和低字節(jié)數(shù)據(jù)分別控制。（2）低功耗操作。（3）工業(yè)標(biāo)準(zhǔn)。無(wú)鉛環(huán)保。可選工業(yè)級(jí)溫度。2.3 電源芯片TPS767D318TI DSP上有5類(lèi)典型電源引腳；CPU核電源引腳、I/O電源引腳、PLL電路電源引腳、Flash編程電源引腳、模擬電路電源引腳。TI公司的DSP家族一般要求有獨(dú)立的內(nèi)核電源和I/O電源，并不要求有這兩種電源之間有特殊的上電順序。但從系統(tǒng)級(jí)考慮，總線競(jìng)爭(zhēng)會(huì)要求按順序上電。通常情況下，要求CPU內(nèi)核電源先于或同步于I/O

19、上電，二者時(shí)間相差不能太長(zhǎng)。TMS320VC5402 DSP 的核電壓為1.8V，I/O電壓為3.3V。因此需要設(shè)計(jì)基于TPS767D318的TMS320VC5402 DSP的電源電路。TPS767D318的主要特點(diǎn)及原理圖如圖所示：（1）具有可單獨(dú)供電的雙路輸出，一路固定輸出電壓為3.3V，另一路固定輸出電壓為1.8V；（2）每路輸出電流的范圍在0-1A；（3）具有超低的典型靜態(tài)電流（85uA），器件無(wú)效狀態(tài)時(shí)，靜態(tài)電流僅為1uA；（4）每路調(diào)整器各有一個(gè)開(kāi)漏復(fù)位輸出，復(fù)位延遲時(shí)間為200ms；（5）28引腳的TSSOP PowerPAD封裝形式，可保證良好的功耗特性；（6）在超過(guò)負(fù)荷和溫度

20、的情況下，可以有2%的容差；（7）每路調(diào)整器都具有溫度自動(dòng)關(guān)閉保護(hù)功能。3 TMS320VC5402的最小系統(tǒng)設(shè)計(jì)3.1 系統(tǒng)的基本組成一個(gè)DSP硬件系統(tǒng)要能夠正常地運(yùn)行程序，完成簡(jiǎn)單的任務(wù)，并能夠通過(guò)JTAG被調(diào)試，它的最小系統(tǒng)應(yīng)該包括DSP芯片、供電電路、時(shí)鐘電路、復(fù)位電路、JTAG仿真調(diào)試接口電路以及存儲(chǔ)器擴(kuò)展電路等模塊構(gòu)成。基于TMS320VC5402的DSP最小系統(tǒng)的系統(tǒng)框圖如圖3-1所示：圖3-1 DSP最小系統(tǒng)框圖3.2 單元功能模塊設(shè)計(jì)3.2.1 電源產(chǎn)生電路設(shè)計(jì)此電路主要功能是將220V的交流電經(jīng)變壓器降成9V交流電，通過(guò)整流橋整流、電容濾波、再通過(guò)三端集成穩(wěn)壓器LM7805

21、，輸出穩(wěn)定的+5V直流電，為T(mén)PS767D318提供+5V電源。電路圖如圖3-2所示：圖3-2 電源產(chǎn)生電路3.2.2 TMS320VC5402的供電設(shè)計(jì)TMS320VC540采用了雙電源供電機(jī)制，以獲得更好的性能，其工作電壓為3.3V和 1.8V。其中，1.8V主要為該器件的內(nèi)部邏輯提供電壓，包括CPU和其他所有的外設(shè)邏輯。與3.3V供電相比，1.8V供電大大降低功耗。外部接口引腳仍然采用3.3V電壓，便于直接與外部低壓器件接口，而無(wú)需額外的電平變換電路。通常情況下，要求CPU內(nèi)核電源先于或同步于I/O口上電，所以傳統(tǒng)的線性穩(wěn)壓器（如78XX系列）已經(jīng)不能滿(mǎn)足要求，選用具有雙路輸出電壓的TP

22、S767D318芯片來(lái)設(shè)計(jì)其電源系統(tǒng).其電路圖如圖3-3所示：圖3-3 TMS320VC5402電源設(shè)計(jì)3.2.3 復(fù)位電路的設(shè)計(jì)復(fù)位電路是控制系統(tǒng)不可缺少的組成部分，常用的復(fù)位電路有上電復(fù)位、手動(dòng)復(fù)位和看門(mén)狗復(fù)位等。前兩種復(fù)位方式屬于硬件復(fù)位，看門(mén)狗復(fù)位屬于軟件復(fù)位。本設(shè)計(jì)采用了手動(dòng)復(fù)位和看門(mén)狗復(fù)位兩種方式。通過(guò)按鍵實(shí)現(xiàn)手動(dòng)復(fù)位的操作如下：當(dāng)按鍵按下時(shí)，將電容C12上的電荷通過(guò)按鈕串接的電阻R3釋放掉，使電容C12上的電壓降為0。當(dāng)按鈕松開(kāi)時(shí)，由于電容C12上的電壓不能突變，所以通過(guò)電阻R2進(jìn)行充電，充電時(shí)間由R2和C12的乘積值決定，一般要求大于5個(gè)外部時(shí)鐘周期，可根據(jù)具體情況選擇。C54

23、02芯片復(fù)位引腳，低電平有效，通過(guò)電容的這一充放電過(guò)程，就可以實(shí)現(xiàn)手動(dòng)按鈕復(fù)位?？撮T(mén)狗電路除了具有上電復(fù)位功能外，還起著監(jiān)視系統(tǒng)運(yùn)行的作用。系統(tǒng)在運(yùn)行過(guò)程中通過(guò)I/O輸出給看門(mén)狗的輸入端WDI腳正脈沖（頻率不小于10HZ），若兩次脈沖的時(shí)間間隔不大于1.6秒，則WDO引腳永遠(yuǎn)為高電平，說(shuō)明DSP程序執(zhí)行正常。但如果程序跑飛，就不可能按時(shí)通過(guò)I/O口輸出發(fā)出正脈沖。當(dāng)兩次發(fā)出正脈沖的時(shí)間間隔大于1.6秒時(shí)，看門(mén)狗便使WDO置為低電平，將使系統(tǒng)復(fù)位。兩模塊的連接方式如圖3-4所示：圖3-4 復(fù)位電路3.2.4 時(shí)鐘電路的設(shè)計(jì)時(shí)鐘電路用來(lái)為T(mén)MS320VC5402芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和

24、一個(gè)鎖相環(huán)PLL組成，可通過(guò)晶振或外部的時(shí)鐘驅(qū)動(dòng)。為DSP芯片提供時(shí)鐘一般有兩種方法：一種是使用外部時(shí)鐘源的時(shí)鐘信號(hào)，將外部時(shí)鐘信號(hào)直接加到DSP芯片的X2/CLKIN引腳，X1引腳懸空。外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜，因而得到廣泛應(yīng)用。另一種方法是利用DSP芯片內(nèi)部的振蕩器構(gòu)成時(shí)鐘電路，在芯片的Xl和X2/CLKIN引腳之間接入一個(gè)晶體，用于啟動(dòng)內(nèi)部振蕩器。鎖相環(huán)PLL具有頻率放大和時(shí)鐘信號(hào)提存的作用。硬件配置PLL只需通過(guò)設(shè)定DSP的3個(gè)引腳（CLKMD1、CLKMD2和CLKMD3）的狀態(tài)來(lái)選擇時(shí)鐘方式。根據(jù)PLL乘系數(shù)的不同組合可以得到0.25-15的3

25、1個(gè)乘系數(shù)，從而來(lái)控制時(shí)鐘的工作頻率。本設(shè)計(jì)的時(shí)鐘電路如圖3-5所示，使用DSP內(nèi)部振蕩器解法的時(shí)鐘電路，晶振為10MHz，起振電容選用22 pF。只需硬件PLL即可使DSP工作在2.5MHz-150MHz之間的31個(gè)頻率點(diǎn)上。圖3-5 時(shí)鐘電路3.2.5 JTAG仿真接口的設(shè)計(jì)目前流行的DSP都備有標(biāo)準(zhǔn)的JTAG（Joint Test Action Group）接口，主要用于在線仿真調(diào)試。5402提供了片上的JTAG接口，方便了仿真調(diào)試。使用時(shí)只需將5402的TMS、TDI、TDO、TRST、TCK、EMU0、EMUI共7個(gè)引腳接出，做成一個(gè)標(biāo)準(zhǔn)的14針插座，就可以供仿真器調(diào)試系統(tǒng)板。系統(tǒng)板

26、和仿真器之間的鏈接電纜長(zhǎng)度不超過(guò)6英寸（約15.24厘米）時(shí)，5402與JTAG接口連接圖如圖3-6所示。其中，EMU0和EMUl是仿真信號(hào)引腳，為了在仿真器和JTAG目標(biāo)系統(tǒng)之間提供高質(zhì)量的信號(hào)，用戶(hù)必須提供正確的信號(hào)緩沖，為此EMU0和EMUl必須由上拉電阻連接到VCC，以提供小于10us的信號(hào)上升時(shí)間。當(dāng)5402和仿真器之間的鏈接電纜長(zhǎng)度超過(guò)6英寸時(shí)，應(yīng)在數(shù)據(jù)傳輸線上加驅(qū)動(dòng)。圖3-6 JTAG接口的設(shè)計(jì)3.2.6 存儲(chǔ)器擴(kuò)展電路設(shè)計(jì)TMS320VC5402片內(nèi)有4k×16 bits的ROM和16 k×16 bits的DARAM。用戶(hù)的程序不能直接寫(xiě)在片上ROM上，一般

27、來(lái)說(shuō)，應(yīng)該在片外擴(kuò)展存儲(chǔ)器用來(lái)存放用戶(hù)的程序代碼。另外，考慮到系統(tǒng)運(yùn)行中，DSP往往要做大量的數(shù)據(jù)處理工作，經(jīng)常有一些采集到的或生成的數(shù)據(jù)需要及時(shí)進(jìn)行存儲(chǔ)或調(diào)用，因此當(dāng)片上16k的DARAM不夠用時(shí)，需要外部擴(kuò)展數(shù)據(jù)存儲(chǔ)器。圖3-7 Flash存儲(chǔ)器的擴(kuò)展目前，市場(chǎng)上的EPROM工作電壓一般都為5V，與3.3V的DSP芯片相連時(shí)需要考慮電平轉(zhuǎn)換的問(wèn)題，而且體積都很大。FLASH存儲(chǔ)器與EPROM相比，具有更高的性?xún)r(jià)比，而且體積小、功耗低、可電擦寫(xiě)、使用方便，并且3.3V的FLASH可以直接與DSP芯片相連。因此TMS320VC5402與74LCX16245的程序存儲(chǔ)器擴(kuò)展連接圖如圖3-7所示。用來(lái)擴(kuò)展Flash存儲(chǔ)器的容量。74LCX16245的地址線與數(shù)據(jù)線接至DSP的外部總線，片選信號(hào)CE接至DSP的外部程序存儲(chǔ)器的片選信號(hào)PS，編程寫(xiě)信號(hào)WE接至DSP的讀/寫(xiě)信號(hào)R/W你，輸出使能信號(hào)OE接地。TMS320VC5402與IS61LV6416的擴(kuò)展連接圖如圖3-8所示。