數(shù)電各章復(fù)習(xí)題及答案

1、第1章邏輯代數(shù)基礎(chǔ)一、選擇題(多選題)1?以下代碼中為無(wú)權(quán)碼的為A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼17.邏輯函數(shù) F=A=(Az: B)=?一位十六進(jìn)制數(shù)可以用位二進(jìn)制數(shù)來(lái)表示。3.A.1B.C.4D.16十進(jìn)制數(shù)25用8421BCD碼表示為A.10101B.00100101C.100101D.101014.與十進(jìn)制數(shù)(53.5)10等值的數(shù)或代碼為A.(0101 0011. 0101) 8421BCD B. (35.8) 16 C.(110101.1D.(65.4) 85.與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：A.(100111.011)2B.(27.6)16C.(2

2、7.3)怡D.(100111.11)26.常用的BCD碼有A.奇偶校驗(yàn)碼 B.格雷碼 C. 8421碼D.余三碼7 .與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有A.容易設(shè)計(jì) B.通用性強(qiáng) C.保密性好8 .邏輯變量的取值1和0可以表示：D.抗干擾能力強(qiáng)A.開(kāi)關(guān)的閉合、斷開(kāi) B.電位的高、低9?求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的B.C.D.E.換成“ +”，“ +”換成原變量換成反變量，反變量換成原變量變量不變常數(shù)中“ 0”換成“1”，“1”換成“ 0 ” 常數(shù)不變C.真與假D.電流的有、無(wú)D. B+C10.A+BC=A.A+BB.A+CC.(A+B)(A+C)11 .在何種輸入情況下，“與非”運(yùn)算

3、的結(jié)果是邏輯0。A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是12 .在何種輸入情況下，或非”運(yùn)算的結(jié)果是邏輯0。A.全部輸入是0B.全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為113.以下表達(dá)式中符合邏輯運(yùn)算法則的是A.C?C=C2B.1+1=1014 .當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有A.nB.2nC.15 .邏輯函數(shù)的表示方法中具有唯一性的是A.真值表B.表達(dá)式C.16 .F=AB+BD+CDEAD。A.ABDB.(AB)DC.C.01個(gè)變量取值組合？n2D.o邏輯圖D.D.A+1=12n卡諾圖(A D)(B D)D.(AD)(BD)17. 邏輯函數(shù)F=A = (

4、AZ： B) =A.BB.C.A二BD.17.邏輯函數(shù) F=A BCD +A+B+C+D二、判斷題（正確打，錯(cuò)誤的打X）I.8421碼1001比0001大。(2數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（）3.同的特性。格雷碼具有任何相鄰碼只有一位碼元不（）4.八進(jìn)制數(shù)（18）5.當(dāng)傳送十進(jìn)制數(shù)）8比十進(jìn)制數(shù)（18）10小。（）5時(shí)，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1時(shí)，表明在傳送過(guò)程中出6?在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。7.十進(jìn)制數(shù)（9）1。比十六進(jìn)制數(shù)（9）16小。8.當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8）10時(shí)，在校驗(yàn)位上出現(xiàn)了現(xiàn)了錯(cuò)

5、誤。（）()9?若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。立。10 .若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等B+AB=A+B成11 .邏輯函數(shù)Y=Ab+AB+BC+BC已是最簡(jiǎn)與或表達(dá)式。12 .因?yàn)檫壿嫳磉_(dá)式AB+AB+AB=A+B+AB成立，所以13 .對(duì)邏輯函數(shù)Y=AB+AB+BC+BC利用代入規(guī)則，令A(yù)=BC代入，得Y=BCB+BCB+BC+BC=BC+BC成4加（）上都是斷續(xù)變化的，其高電平和低電平常用三、填空題1.數(shù)字信號(hào)的特點(diǎn)是在來(lái)表示。2 .分析數(shù)字電路的主要工具是，數(shù)字電路又稱作等。常用的可靠性代碼有3 .在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還

6、有8=Q 一4 .常用的BCD碼有、一16等。5.4) 8= (_75 ) 10=(1011C010=1011 ) 2= (_)6. ( 35.8421BCD =()2=()_)2=()2=( 一 ) _)10=(16 = (168421BCD7. (39.8. ( 5E.9. ( 0111 1000 )10. 邏輯代數(shù)又稱為常用的幾種導(dǎo)出的邏輯運(yùn)算為11.12.13._ 8=( 一 )2=( 一 ) _8=(10= ( ) _ 10=8421BCD16代數(shù)。最基本的邏輯關(guān)系有0O摩根定律又稱為三 種。邏輯代數(shù)中與普通代數(shù)相似的定律有邏輯代數(shù)的三個(gè)重要規(guī)則是 邏輯函數(shù)F=A+B+C D的反函數(shù)

7、F =14.15.邏輯函數(shù)F=A（B+C?1的對(duì)偶函數(shù)是添加項(xiàng)公式AB+AC+BC=ABAAC的對(duì)偶式為D000101011X1X110101100101AB 00 01 11 10D.測(cè)量電阻指針不動(dòng)D.漏極開(kāi)路門(mén)D. CMOS與非門(mén)D.19.已知函數(shù)的對(duì)偶式為AB+CDBC,則它的原函數(shù)為四、思考題1 .在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？2 .格雷碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？奇3 .偶校驗(yàn)碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？4 .邏輯代數(shù)與普通代數(shù)有何異同？5 .為什么說(shuō)邏輯等式都可以用真值表證明？6 .對(duì)偶規(guī)則有什么用處？7 .邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？見(jiàn)如右Y的

8、8 .卡諾圖，寫(xiě)出最簡(jiǎn)與或表達(dá)式。第2章門(mén)電路、選擇題（多選題）.、一1 .三態(tài)門(mén)輸出局阻狀態(tài)時(shí),是正確的說(shuō)0r法工一一一一一A.用電壓表測(cè)量指針不動(dòng)B.相當(dāng)于懸空C.電壓不圖不低2 .以下電路中可以實(shí)現(xiàn)“線與”功能的有A.與非門(mén)B.三態(tài)輸出門(mén)C.集電極開(kāi)路門(mén)3 .以下電路中常用于總線應(yīng)用的有A.TSL門(mén)B.OC門(mén)C.漏極開(kāi)路門(mén)4 .邏輯表達(dá)式Y(jié)=AB可以用A.正或門(mén)B.正非門(mén)C.正與門(mén)C.A1AQX15.TTL電路在正邏輯系統(tǒng)中，以下各種輸入中相當(dāng)于輸入邏輯”1A.懸空B.通過(guò)電阻2.7kQ接電源C.通過(guò)電阻2.7kQ接地D.通過(guò)電阻510Q接地6 .對(duì)于TTL與非門(mén)閑置輸入端的處理，可以C

9、.接地D.與有用輸入端弁聯(lián)A.接電源B.通過(guò)電阻3kQ接電源7 .三極管作為開(kāi)關(guān)使用時(shí)，要提高開(kāi)關(guān)速度，可A.降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管8 .CMOA腕都AQXyA1AQX2A1A0X3-效子木成電常才a1aqXQ勺優(yōu)八正A.微功耗B.高速度C.高抗干擾育軟ADA0X3E圍寬二、判斷題（正確打，錯(cuò)誤的打X）1 TTL 與非門(mén)的多余輸入端可以接固定高電. 平。2 當(dāng) TTL 與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯 .3 普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器. 件。4 . 兩輸入端四與非門(mén)器件74LS00 與 7400 的邏輯功能完全相

10、同。5 CMO 或非門(mén)與TTL 或非門(mén)的邏輯功能完全相同。（）.6 三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電. 壓。7 TTL 集電極開(kāi)路門(mén)輸出為1 時(shí)由外接電源和電阻提供輸出電. 流。8 般 TTL 門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。.9. CMOS OD1 （漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。10. TTL OC 門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。三、填空題1. 集電極開(kāi)路門(mén)的英文縮寫(xiě)為門(mén)，工作時(shí)必須外2 . OC 門(mén)稱為臺(tái)匕目匕。OC 門(mén)輸出端并聯(lián)到起可實(shí)現(xiàn)3 . TTL 與非門(mén)電壓傳輸特性曲線分為第 3 章組合邏輯電路四、選擇題（多選題）1 .

11、 下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有A. Y= B+AB B. Y=AB+ BC C. Y=AB C +ABD. Y=( A+ B) AD2?若在編碼器中有50 個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為A. 5B. 6C. 10D. 5 03. 一個(gè) 1 6 選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有4. 下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有A. 1B. 2C. 4D. 1 6A. F 二 BC AC ABB. F =AC BC ABC. F 二 AC BC AB ABD. F =BC AC AB BCAB ACE. F =BC AC AB AB5. 函數(shù) F MAC AB BC ,當(dāng)變量的取

12、值為時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A. B=C=1B. B=C=0C. A=1 , C=0D. A=0 , B=06 . 四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y 與數(shù)據(jù)輸入Xi 和地址碼Ai之間的邏輯表達(dá)式為Y=7.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有()a.A1A0X0A1AQXA1AQX2A1A0X3B.A1AqXqd.A1A0X3A.1B.2C.3D.4E.88 .在下列邏輯電路中,不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器9 .八路數(shù)據(jù)分配器具地址輸入端有個(gè)。A.1B.2C.3D.4E.810?組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有oA.修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容C.后級(jí)加緩沖電路D

13、.屏蔽輸入信號(hào)的尖峰干擾11 .101鍵盤(pán)的編碼器輸出位二進(jìn)制代碼。A.2B.6C.7D.812 .用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)A.STa=1,STB=D,STC=0B.STa=1,STB=D,STc=DC.STA=1,STB=0,STC=DD.STA=D,STb=0,STc=013 .以下電路中，加以適當(dāng)輔助門(mén)電路，適于實(shí)現(xiàn)單輸出組合邏輯電路。A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器14 .用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=AaaqA1A0，應(yīng)使oA.D0=D2=0,D1=Ds=1B.Do=D2=1,D1=D3=0C.Do=Di=0,D2

14、=Ds=1D.Do=Di=1,D2=Ds=015.用三線-八線譯碼器74LS138和輔助門(mén)電路實(shí)現(xiàn)邏輯函數(shù)Y=A2A；A；,應(yīng)。A.用與非門(mén)，丫=Y0YYY5YY7B.用與門(mén)，丫二丫2丫3C.用或門(mén)，丫=丫2丫3D.用或門(mén)，丫=丫0丫1丫4丫5丫6箱五、判斷題（正確打，錯(cuò)誤的打X）1 .優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（）2 .編碼與譯碼是互逆的過(guò)程。（）3 .二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（）4 .液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（）5 .液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）6 .半導(dǎo)體數(shù)碼顯示器的工作電流大，約1

15、0mA左右，因此，需要考慮電流驅(qū)動(dòng)能力問(wèn)題。（）7 .共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（）8 .數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（）9 .用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。10 .組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。()六、填空題1 ?半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共接法和共接法。2 ?對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用電平驅(qū)動(dòng)的七段顯示譯碼器。3 ?消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有。第4章觸發(fā)器七、選擇題(多選題)1. N個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.22?在下列

16、觸發(fā)器中，有約束條件的是。A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/FD. 3E. 43?一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有個(gè)穩(wěn)態(tài)A.0B.1C.24?存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。A. 2B. 35 ?對(duì)于T觸發(fā)器，A. 0B. 16 ?對(duì)于T觸發(fā)器，A. 0B. 17 ?對(duì)于D觸發(fā)器，A. 0B. 1C.4若原態(tài)Qn =0 :，C. Q若原態(tài)Qn =1:，C. Q nn欲使Q + 1 QC. QD.8欲使新態(tài)Qn+1=1，應(yīng)使輸入T=D.Qn+1欲使新態(tài)Q=1,應(yīng)使輸入T=D.Q應(yīng)使輸入D=。D.Q8?對(duì)于JK觸發(fā)器，若J=K,則可完成觸發(fā)器的邏輯功能。A. RS

17、B. DC. TD. T /9 ?欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q10 ?欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q11 ?欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端A. J = K=1B. J=Q, K=QC. J=Q, K=1D. J=0, K=1E. J = K=112 .欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=1,K=0C

18、.J=K=QD.J=K=0E.J=Q,K=013 .欲使D觸發(fā)器按Qn+1=Qn工作，應(yīng)使輸入D=oA.0B.1C.QD.Q14 .下列觸發(fā)器中，克服了空翻現(xiàn)象的有。A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15 .下列觸發(fā)器中，沒(méi)有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16 .描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17 .為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D1 8.邊沿式D觸發(fā)器是一種穩(wěn)態(tài)電路。A.

19、無(wú)B.單C.雙D.多8、 判斷題(正確打，錯(cuò)誤的打X)1. D觸發(fā)器的特性方程為Qn+1=D,與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。()2. RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。()3. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。()4. 主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。()5. 若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。()6. 由兩個(gè)TTL或非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。7. 對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)

20、會(huì)翻轉(zhuǎn)一次。()9、 填空題1 ?觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。2 .一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是R+S=1,則它不允許輸入S=且R=的信號(hào)。3 .觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為0狀態(tài)為,可見(jiàn)觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4 .一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是。5 .在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，觸發(fā)方式為式或式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。第5章時(shí)序邏輯電路十、選擇題（多選題）1?同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是。A.工作速度高B.觸發(fā)器利用率

21、高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。2 ?把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到進(jìn)制計(jì)數(shù)器。A.4B.5C.9D.203 .下列邏輯電路中為時(shí)序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4 .N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為的計(jì)數(shù)器。A.NB.2NC.N2D.2N5 .N個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N6 .五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為。A.5B.10C.25D.327 .同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)

22、有關(guān)8 .一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A.3B.4C.5D.109 .欲設(shè)計(jì)0,1,2,3,4,5,6,7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用級(jí)觸發(fā)器。10 .8位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.811.用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要個(gè)觸發(fā)器。A.2B.6C.7D.8E.1012.某電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要個(gè)觸發(fā)器。A.10B.60C.525D.3150013 .某移位寄存器的時(shí)鐘脈沖頻率為

23、100KHz，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時(shí)間。A.10PSB.80PSC.1003SD.800ms14 .若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為QnAAQnAB,貝uJK端的方程為。A.J=AB,K=FBB.J=AB,K=ABC.J=AB,K=ABD.J=AB,K=AB15 .要產(chǎn)生10個(gè)順序脈沖，若用四位雙向移位寄存器CT74LS194來(lái)實(shí)現(xiàn)，需要片。A.3B.4C.5D.1016.若要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用個(gè)觸發(fā)器。A.2B.3C.4D.10十八一、判斷題（正確打，錯(cuò)誤的打x）1?同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（）2?組合電

24、路不含有記憶功能的器件。（）3?時(shí)序電路不含有記憶功能的器件。（）4.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）5?異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（）6.環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）7?環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（）8?計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（）9?計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（）10 .D觸發(fā)器的特征方程Qn+1=D,而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（）11 .在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2N,而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（12?把一個(gè)5進(jìn)

25、制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（）13 ?同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（）14 ?利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）十二、填空題1?寄存器按照功能不同可分為兩類：寄存器和寄存器2 ?數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾骸? ?由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個(gè)順序脈沖。4 ?時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路。第6章存儲(chǔ)器與可編程邏輯器件十三、選擇題（多選題）1. PROM和PAL的結(jié)構(gòu)

26、是。A.PROM的與陣列固定，不可編程B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程2?當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計(jì)時(shí)序邏輯電路時(shí)，必須還要具備有A.觸發(fā)器B.晶體管C. MOS 管D. 電容3?當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計(jì)邏輯電路時(shí)，它們相當(dāng)于。A.組合邏輯電路B.時(shí)序邏輯電路C.存儲(chǔ)器D.數(shù)模轉(zhuǎn)換器4?PLD器件的基本結(jié)構(gòu)組成有。A.與陣列B.或陣列C.輸入緩沖電路D.輸出電路5?PLD器件的主要優(yōu)點(diǎn)有。A.便于仿真測(cè)試B.集成密度高C.可硬件加密D.可改寫(xiě)6?GAL的輸出電路是。A.OLMCB.固定的C.只可一次編程D.可重復(fù)編程7?P

27、LD開(kāi)發(fā)系統(tǒng)需要有。A.計(jì)算機(jī)B.編程器8 ?只可進(jìn)行一次編程的可編程器件有A. PALB. GALC.開(kāi)發(fā)軟件D.操作系統(tǒng)C. PROMD. PLD9 ?可重復(fù)進(jìn)行編程的可編程器件有A.PALB.GALC.PROMD.ISP-PLD10 .ISP-PLD器件開(kāi)發(fā)系統(tǒng)的組成有。A.計(jì)算機(jī)B.編程器C.開(kāi)發(fā)軟件D.編程電纜11 .全場(chǎng)可編程（與、或陣列皆可編程）的可編程邏輯器件有。A.PALB.GALC.PROMD.PLA12 .隨機(jī)存取存儲(chǔ)器具有功能。A.讀/寫(xiě)B(tài).無(wú)讀/寫(xiě)C.只讀D.只寫(xiě)13 .只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容。A.全部改變B.全部為0C.不可預(yù)料

28、D.保持不變十四、判斷題（正確打，錯(cuò)誤的打X）1. PROM不僅可以讀，也可以寫(xiě)（編程），則它的功能與RAM相同。（）2. FAL的每個(gè)與項(xiàng)都一定是最小項(xiàng)。（）3. PAL和GAL都是與陣列可編程、或陣列固定。（）4. PAL可重復(fù)編程。（）5. PAL的輸出電路是固定的，不可編程，所以它的型號(hào)很多。（）6. GAL的型號(hào)雖然很少，但卻能取代大多數(shù)PAL芯片。（）7. ABEL語(yǔ)言是一種通用的硬件描述語(yǔ)言（HDI）,用于PLD的開(kāi)發(fā)。（）8. GAL不需專用編程器就可以對(duì)它進(jìn)行反復(fù)編程。（）9. 在系統(tǒng)可編程邏輯器件ISP-PLD不需編程器就可以高速而反復(fù)地編程，則它與RAM隨機(jī)存取存儲(chǔ)器的功

29、能相同。（）10. PLA是全場(chǎng)可編程（與、或陣列皆可編程）的可編程邏輯器件，功能強(qiáng)大，便于使用，因此被普遍使用。（）第7章數(shù)模和模數(shù)轉(zhuǎn)換十五、選擇題（多選題）1. 一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC其分辨率為位。A.1B.3C.4D.82.一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC,其輸出電平的級(jí)數(shù)為。1 0A.4B.10C.1024D.23.一個(gè)無(wú)符號(hào)4位權(quán)電阻DAC,最低位處的電阻為40KQ,則最高位處電阻為。A. 4K Q B. 5K QC. 10KQD. 20KQ4.4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有種。A.1B.2C.4D.85.為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率f

30、s和輸入模擬D. fIm ax信號(hào)的最高頻率f|max的關(guān)系是oA.fsImax.s三Imax.sImax6 .將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過(guò)程稱為。A.采樣B.量化C.保持D.編碼7 .用二進(jìn)制碼表示指定離散電平的過(guò)程稱為。A.采樣B.量化C.保持D.編碼8 .將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過(guò)程稱為。A.采樣B.量化C.保持D.編碼119 .若某ADC取量化單位=8VREF，并規(guī)定對(duì)于輸入電壓U1,在0U|v8VREF時(shí)，認(rèn)為輸入的模擬電壓為0V,輸出的二進(jìn)制數(shù)為000，則一VREFW5vVREF88時(shí)，輸出的二進(jìn)制數(shù)為。A.00

31、1B.101C.110D.11110 .以下四種轉(zhuǎn)換器，是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A.并聯(lián)比較型B.逐次逼近型C.雙積分型D.施密特觸發(fā)器十六、判斷題（正確打，錯(cuò)誤的打X）1. 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡(jiǎn)單且便于集成工藝制造，因此被廣泛使用。（）2. D/A轉(zhuǎn)換器的最大輸出電壓的絕對(duì)值可達(dá)到基準(zhǔn)電壓VREF（）3. D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）4. D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（）5. A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位越小。（）6. A/D轉(zhuǎn)換過(guò)程中，必然會(huì)出現(xiàn)量化誤差。（）7. A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，

32、量化誤差就可以減小到0。（）8. 一個(gè)N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較，需要N+2個(gè)時(shí)鐘脈沖。（）9. 雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（）10. 采樣定理的規(guī)定，是為了能不失真地恢復(fù)原模擬信號(hào)，而又不使電路過(guò)于復(fù)雜。（）十七、填空題1 ?將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要經(jīng)過(guò)四個(gè)過(guò)程。第8章脈沖波形的產(chǎn)生與整形十八、選擇題（多選題）1 .脈沖整形電路有。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555定時(shí)器2 .多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波3 .石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。A.速度高B.電路簡(jiǎn)

33、單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭4 .TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為。A.555B.556C.7555D.75565 .555定時(shí)器可以組成。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器6 .用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為。A.3.33VB.5VC.6.66VD.10V7 .以下各電路中，可以產(chǎn)生脈沖定時(shí)。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器十九、判斷題（正確打，錯(cuò)誤的打x）施密特觸發(fā)器可用于將三角波二十、填空題1.變換成正弦波。（8 .施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（）9 .多諧振蕩器的輸出信號(hào)

34、的周期與阻容元件的參數(shù)成正比。（10 .石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（11 .單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（12 .單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用tW表示，與電路中RC成正比。（13 .采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tWo（）14 .施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（13. AB (C+D )1.555定時(shí)器的最后數(shù)碼為555的是產(chǎn)品，為7555的是產(chǎn)品。2 .施密特觸發(fā)器具有現(xiàn)象，又稱特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為。3 .常見(jiàn)的脈沖產(chǎn)生電路有，常見(jiàn)的脈沖

35、整形電路有、。4 .為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)。第1章邏輯代數(shù)基礎(chǔ)答案一、選擇題(多選題)1. CD26. CD711. D12.BCD16. AC 17. A.C 3. B.BCD 8. ABCD13. D 14.D4.ABCD9. ACD 10. C15. AD5 .AB、判斷題1. X2.V3.V4.X5.V6.V7.X8.V9.V10.X11.X12.X13.X三、填空題1. 時(shí)間、幅值、1、02. 邏輯代數(shù)、邏輯電路3. 二進(jìn)制、八進(jìn)制、十六進(jìn)制4. 8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗(yàn)碼5. 262.54B2.B6. 11101.129.51D.8(00101001.0101)7. 100111.1147.627.C8. 1011110.11136.694.75(10010100.01110101)9. 1001110116784E10. 布爾與或非與非或非與或非同或異或11. 交換律分配律結(jié)合律反演定律12. 代入規(guī)則對(duì)偶規(guī)則反演規(guī)則14. A+BC+015. (A+B)(A+C)(B+Q=(A+B(A+C)16. 邏輯表達(dá)式真值表邏輯圖17.118.019.T_B?(CD)?(BC)四、思考題1. 因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1