桂林電子科技大學EDA實訓——交通燈控制電路地設(shè)計

1、電子科技大學信息科技學院ED期術(shù)及應(yīng)用實訓報告學號 1252310106姓名 力指導教師：德明2014年4月29日文檔交通燈控制電路的設(shè)計1系統(tǒng)設(shè)計1.1 設(shè)計要求1.1.1 設(shè)計任務(wù)用EDA實訓儀上的4只八段數(shù)碼管分別顯示道路東西和南北通行和禁止的倒計時時間。1.1.2 性能指標要求能設(shè)置道路東西和南北兩側(cè)通行和禁止的倒計時時間，最大設(shè)置時間為99秒，最小設(shè)置時間為1秒。交通燈用紅、綠、黃三種發(fā)光二極管（LED）顯示控制的結(jié)果。紅、綠、黃燈顯示的次序應(yīng)符合實際交通道路控制的要求。1.2 設(shè)計思路及設(shè)計框圖1.2.1 設(shè)計思路fpq是分頻器，將 EDA實訓儀主板提供的 20MHz的主頻經(jīng)200

2、00000分頻后，得到電路 所需的1Hz （1秒）時鐘。Rgwork和ywork是減法計數(shù)器，產(chǎn)生道路東西和南北通行和禁止 的倒計時時間。Counter是控制電路，控制整個系統(tǒng)的工作?？刂破鹘邮盏褂嫊r的結(jié)果，當 倒計時歸0時，改變電路的控制模式，輸出倒計時的初始時間和交通燈亮滅控制信號。6輸入或非門和2輸入與非門組成了簡易密碼鎖的功能（通過撥碼開關(guān)實現(xiàn)）。1.2.2 總體設(shè)計框圖分頻器 0交通燈控制電路 0 數(shù)碼管及LED丁2各個模塊程序的設(shè)計2.1 分頻器模塊的設(shè)計分頻器模塊截圖:elk newclk分頻器模塊程序設(shè)計：module fpq(clk,newclk);input clk;out

3、put reg newclk;reg24:0 counter;always (posedge clk )begincounter=counter+1;if(counter=20000000)counter=0;if(counter10000000)newclk=b0;endendmodule2.2 紅綠燈模塊設(shè)計紅綠燈模塊截圖：gv閨kelmqip 01in stydbj gzfst 0 LED7 0 t17. 0 7.5紅綠燈模塊程序設(shè)計：module rgwork(clk,clrn,ydbj,gzfs,LED,t1,t2,q1,q2);input clk,clrn;input 7:0 q1

4、,q2;output reg ydbj;output reg1:0 gzfs;output reg7:0 LED;output reg7:0 t1,t2;reg7:0 rtime,gtime,ytime,rtime1=h20,gtime1=h16;reg1:0 z;initial begin rtime=h20;gtime=h16;ytime=h03;ydbj=0;z=0;endalways (posedge clk or negedge clrn)beginif(clrn) ydbj=1;elsebeginif(q1=0|q2=0) ydbj=1;elsebeginydbj=0;rtime=

5、rtime1;gtime=gtime1;endendendalways (posedge ydbj or negedge clrn)beginif(clrn)begint1=rtime;t2=gtime;LED=b01100110;gzfs=2;z=0;endelsebeginz=z+1;case (z)0:begin t1=rtime;t2=gtime;LED=b01100110;gzfs=2;end1:begin t1=ytime;t2=ytime;LED=b00100010;gzfs=0;end2:begin t1=gtime;t2=rtime;LED=b10011001;gzfs=2;

6、end3:begin t1=ytime;t2=ytime;LED=b10001000;gzfs=1;enddefault:begin t1=rtime;t2=gtime;LED=b01100110;gzfs=2;endendcaseendendendmodule2.3 黃燈模塊設(shè)計黃燈模塊截圖:instB fbl-lt + -iBq”L?！胯皠漡zts1,0l LED_h3,0 elk+ a a I ! ifi I- I I k + d ril I l-il fa H a b fbl i -： I 4 I I -i wi-d B4ba i fei-i *fa4i yMirk黃燈模塊程序設(shè)計:

7、module ywork(gzfs,clk,clrn,q1,q2,LED_h);input7:0 q1,q2;input clk,clrn;input 1:0 gzfs;output reg3:0 LED_h;always (posedge clk or negedge clrn)beginif(clrn)LED_h=b0000;elsebeginif(gzfs=0)beginif(q1=h03&q2=h03) LED_h=b1010;if(q1=h02&q2=,h02) LED_h=b0000;if(q1=h01&q2=h01) LED_h=b1010;if(q1=h00&q2=h00) L

8、ED_h=b0000;endif(gzfs=1)beginif(q1=h03&q2=h03) LED_h=b0101;if(q1=h02&q2=h02) LED_h=b0000;if(q1=h01&q2=h01) LED_h=b0101;if(q1=h00&q2=h00) LED_h=b0000;endendendendmodule2.4 控制模塊的設(shè)計控制模塊截圖：控制模塊程序設(shè)計：module countor(ts,en,clk,ybj,t1,t2,q1,q2);input clk,ybj,en,ts;input7:0 t1,t2;output reg7:0 q1,q2;always (p

9、osedge clkAts or posedge ybj or posedge en)beginif(en) begin q1=q1;q2=q2; endelse beginif(ybj) begin q1=t1;q2=t2; endelsebeginif(q1=0) q1=h99;else begin q1=q1-1;endif(q13:0=ha) q13:0=9;if(q2=0) q2=h99;else begin q2=q2-1;end if(q23:0=ha) q23:0=9;endendendendmodule3調(diào)試過程用Quartus n軟件對程序編譯成功后下載到EDA試驗箱。LE

10、D開始亮，四個數(shù)碼管顯示3s倒計時，即黃燈開始進入閃爍狀態(tài)，然后開始實現(xiàn)東西方綠燈，南北方紅 燈狀態(tài)。綠燈倒計時結(jié)束以后黃燈再次閃爍，隨后進入南北方綠燈，東西方紅燈狀態(tài)。并不斷自動進行轉(zhuǎn)換。當 S15撥到上方時，實現(xiàn)交通燈暫停（使能端作用）。當K8按鍵按下時，交通燈自動恢復(fù)到初始化狀態(tài)。當將S3, S2,S1,S0撥為1010并按下K7按鍵能實現(xiàn)減計數(shù)調(diào)時。4功能測試4.1 測試儀器與設(shè)備EDA實訓箱、計算機一臺、Quartus n軟件4.2 性能指標測試基本實現(xiàn)要求，初始化南北方向為紅燈，東西方向為綠燈，倒計時 20s,東西方向開始黃燈閃爍3秒，同時南北方向還為紅燈，3秒后東西方向變?yōu)榧t燈，

11、南北方向變?yōu)榫G燈。倒計時的同時數(shù)碼管交替顯示不同亮燈的倒計時時間。實現(xiàn)4位數(shù)碼管顯示。撥碼開關(guān)S15實現(xiàn)暫停功能，S3到S0四個撥碼開關(guān)實現(xiàn)簡易密碼鎖功能（當撥“1010”時，可以實現(xiàn)調(diào)時功能，密碼錯誤時則無法實現(xiàn)調(diào)時功能）。兩個按鍵K8K7分別實現(xiàn)復(fù)位與調(diào)時 功能（調(diào)時功能在密碼正確情況下實現(xiàn)）。5實訓心得體會 這次實驗使我更進一步地熟悉了 VHDL硬件描述語言的設(shè)計思想，同 時通過對程序的調(diào)試也使自己對 VHDL言的語法，結(jié)構(gòu)和基本語句 有了更深刻的了解。在設(shè)計較復(fù)雜數(shù)字電路系統(tǒng)時最好采用分層設(shè)計 的方法，分為各個功能模塊，逐個進行仿真，最后通過頂層文件調(diào)用 各個底層文件完成設(shè)計，程序也便

12、于修改如程序要增加一些功能也只 需加入相應(yīng)的模塊即可。在設(shè)計的過程中還應(yīng)該多聯(lián)系下實際情況， 要了解實際情況下交通信 號燈的工作情況，才能更好的完成此次的課程設(shè)計。 在今后的工作和 學習中，我們不能僅僅把目光停留在課本上，要多理論聯(lián)系實際。有 的時候，理論上是正確的東西放到現(xiàn)實中去， 可能由于種種因素的制 約，并不能達到實際的效果，還需要我們進行相應(yīng)的修改才能完成要 求。這次的課程設(shè)計使我鞏固了以前學習到的知識，還使我掌握了以前沒有掌握的知識，同時鍛煉了自己的能力。6參考文獻【1】江國強.新編數(shù)字邏輯電路郵電大學2006年12月【2】江國強.EDA技術(shù)與應(yīng)用電子工業(yè) 2010 年4月【3】王金

13、明、冷自強.EDA技術(shù)與Verilog 設(shè)計科學 2008年8月【4】謝自美.電子線路設(shè)計實驗測試（第二版）華中科技大學2000【5】譚會生、昌凡EDA技術(shù)與應(yīng)用-Verilog HDL 版電子科技大學附錄附錄1:仿真波形圖（部分模塊）分頻器模塊波形仿真：紅綠燈模塊波形仿真:黃燈模塊波形仿真:控制模塊波形仿真:附錄2:程序清單分頻器模塊程序設(shè)計:module fpq(clk,newclk);input clk;output reg newclk;reg24:0 counter;always (posedge clk )begincounter=counter+1;if(counter=2000

14、0000)counter=0;if(counter10000000)newclk=b0;endendmodule紅綠燈模塊程序設(shè)計：module rgwork(clk,clrn,ydbj,gzfs,LED,t1,t2,q1,q2);input clk,clrn;input 7:0 q1,q2;output reg ydbj;output reg1:0 gzfs;output reg7:0 LED;output reg7:0 t1,t2;reg7:0 rtime,gtime,ytime,rtime1=h20,gtime1=h16;reg1:0 z;initial begin rtime=h20;

15、gtime=h16;ytime=h03;ydbj=0;z=0;endalways (posedge clk or negedge clrn)beginif(clrn) ydbj=1;elsebeginif(q1=0|q2=0) ydbj=1;elsebeginydbj=0;rtime=rtime1;gtime=gtime1;endend文檔endalways (posedge ydbj or negedge clrn)beginif(clrn)begint1=rtime;t2=gtime;LED=b01100110;gzfs=2;z=0;endelsebeginz=z+1;case (z)0:

16、begin t1=rtime;t2=gtime;LED=b01100110;gzfs=2;end1:begin t1=ytime;t2=ytime;LED=b00100010;gzfs=0;end2:begin t1=gtime;t2=rtime;LED=b10011001;gzfs=2;end3:begin t1=ytime;t2=ytime;LED=b10001000;gzfs=1;enddefault:begin t1=rtime;t2=gtime;LED=b01100110;gzfs=2;end endcaseendendendmodule黃燈模塊程序設(shè)計：module ywork(g

17、zfs,clk,clrn,q1,q2,LED_h);input7:0 q1,q2;input clk,clrn;input 1:0 gzfs;output reg3:0 LED_h;beginif(clrn)LED_h=b0000;elsebeginif(gzfs=0)beginif(q1=h03&q2=h03) LED_h=b1010;if(q1=h02&q2=h02) LED_h=b0000;if(q1=h01&q2=h01) LED_h=b1010;if(q1=h00&q2=h00) LED_h=b0000;endif(gzfs=1)beginif(q1=h03&q2=h03) LED_h=b0101;if(q1=h02&q2=h02) LED_h=b0000;if(q1=h01&q2=h01) LED_h=b0101;if(q1=h00&q2=h00) LED_h=b0000;endendendendmodule控制模塊程序設(shè)計：module countor(ts,en,clk,ybj,t1,t2,q1,q