《微計算機技術》課程復習重點要求

1、<<微計算機技術 >>課程復習重點要求（微計算機及接口技術部分）1. 8086微處理器結構片內結構框圖的組成，EU BIU的功能及相互關系：微處理器是一個微計算機系統(tǒng)的核心部件，微處理器的基本功能是執(zhí)行機器 指令，完成特定操作。學習一個典型的微處理器的結構、基本指令系統(tǒng)、總線操 作時序對于掌握微計算機的組成是很重要的。本課程的基本要求之一是掌握 8086微處理器的基本結構和總線的操作過程。通過邏輯框圖掌握8086微處理器的結構。從功能角度，8086微處理器結構分 為 EU與 BIU兩部分。執(zhí)行部件（EU）:由ALU通用寄存器組、狀態(tài)寄存器及操作控制器電路 組成?？偩€接口

2、部件（BIU）:由專用寄存器、指令隊列緩沖器、地址加法器等功能 部件組成，形成對外總線，與存儲器、I/O接口電路進行數(shù)據(jù)傳輸。EU與BIU是兩個獨立的功能部件，二者可并行操作。BIU在保證EU與片外傳送 操作數(shù)前提下，可進行指令預取，與 EU可重疊操作。8086指令隊列出現(xiàn)2個空字 節(jié)，且EI未占總線，BIU自動取指令填充隊列。總結周期的概念、組成、操作：8086微處理器與片外存儲器或I/O接口進行數(shù)據(jù)傳輸時，經(jīng)BIU執(zhí)行8086規(guī)定 的總線操作。8086的基本總線周期由4個時鐘周期組成，每個時鐘周期間隔稱為一個T狀態(tài)，一個基本總線周期由T1、T2、T3、T4組成。T1狀態(tài)：BIU將RAM或I

3、/O地址放在地址/數(shù)據(jù)復用總線（A/D）上，輸出 ALE信號，表明一個總線周期開始，選通外部地址鎖存器，鎖存AD總線上的地址信息；T2 狀態(tài)：讀總線周期：A/D總線為接收數(shù)據(jù)做準備，改變總線的方向，輸出讀選通 RD#寫總線周期：A/D總線上形成待寫的數(shù)據(jù)，且保持到總線周期的結束（T4）， 輸出寫選通WR#T3, T4 :對于讀或寫總線周期，AE總線上均為數(shù)據(jù)，T3上升沿檢測READ信 號是否有效，無效時在T3與T4間插入等待狀態(tài)Tw。Tw:當RAM或 I/O接口速度不夠時，T3與T4之間可插入等待狀態(tài) Tw ;Ti :當BIU無訪問操作數(shù)和取指令的任務時，8086不執(zhí)行總線操作，總線周 期處于

4、空閑狀態(tài)Ti 。8086在最小方式下主要引線定義、功能、系統(tǒng)組成：8086/8088微處理器引線,在邏輯上可分為3類：地址總線信號、數(shù)據(jù)總線信 號、控制總線信號。還有一些專用信號：電源、地、時鐘。8086/8088采用引線分時復用技術，一條引線不同時間代表不同信號，解決引線不夠問題。掌握最小模式下基本引線信號定義及功能：AD 15AD0 （I/O,三態(tài)）：地址/數(shù)據(jù)復用引腳。BHE# IS（O,三態(tài)）：高字節(jié)允許/狀態(tài)復用引腳。ALE （O）:地址鎖存允許信號。RD# （O,三態(tài)）：讀選通信號，低電平有效。WR# （O三態(tài)）：寫命令信號，低電平有效。M/IO# （O,三態(tài)）：存儲器或I/O接口

5、選擇信號。DEN# （O,三態(tài)）：數(shù)據(jù)總線緩沖器允許信號。DT/R# （O,三態(tài)）：數(shù)據(jù)總線緩沖器方向控制信號READY （In）:就緒信號，高電平有效。處理器與存儲器及I/O接口速度同步的控制信號。INTR （In）:可屏蔽中斷請求線，高電平有效。INTA# （O）:最小模式下的中斷響應信號。HOLD （In）:總線請求信號。HLDA （O）:總線請求響應信號。8086中斷分類、中斷向量、中斷向量表及 INTR硬件中斷的響應過程。8086微處理器有處理256種中斷的能力。每個中斷分配給一個中斷類型碼， 在0255之間，用一字節(jié)表示，也稱為256種類型中斷。256種類型中斷分為硬件 中斷和軟件

6、中斷。硬件中斷：外部硬件電路產(chǎn)生的中斷。軟件中斷：8086操作過程中發(fā)生異常事件或執(zhí)行中斷指令INT n。中斷向量：每種中斷處理程序的入口地址稱為中斷向量。中斷向量表：8086將內存最低地址的1K單元作為中斷向量表，存放256種中 斷處理程序的入口地址，每個地址占4字節(jié)。8086對外部硬件中斷請求INTR的響應：當INTR有一高電平，即有可屏蔽中斷 請求。若此時IF=1且當前指令執(zhí)行完，進入中斷響應周期。 保護現(xiàn)場：標志寄存器入棧，清除IF和TF標志位，保護斷點（下一條指令 地址入棧）； 8086將中斷類型碼乘4,得到中斷向量表的入口地址，例如：類型碼 =0CH 中斷向量表入口 =0030H

7、8086從0030H開始讀取4字節(jié)中斷處理程序的入口地址，前兩字節(jié)裝入 IP， 后兩字節(jié)裝入CS, 8086執(zhí)行中斷處理程序。8086在最小方式下的總線請求機制：在一個系統(tǒng)中，若存在多個可控制總線的主模塊時，總線使用權的轉移存在 著一個請求與響應的過程。最小模式下總線請求信號是HOLD響應信號是HLDA 8086在每個CLKk升沿檢測HOL信號； 當前總線周期結束時HLDA變高，響應請求，8086讓出總線控制權。2 微處理器主要外圍控制芯片中斷系統(tǒng)及8259A可編程中斷控制器：結構、引線、編址、初始化流程及初 始化命令字；中斷系統(tǒng)應具有的功能：* 多中斷源請求，軟件可禁止與允許每個請求；* 中

8、斷優(yōu)先級判別功能，響應優(yōu)先級別最高的請求；* 中斷嵌套功能，高級別中斷可中斷較低級別的中斷；* 響應中斷后，能自動轉向中斷處理程序，處理結束后自動返回主程序。中斷控制器：Intel 8259A可編程中斷控制器：*8259A 優(yōu)先級方式選擇：全嵌套方式：固定優(yōu)先級，IRO最高,IR7最低。特殊全嵌套：與上種基本相同，響應同級中斷請求；優(yōu)先級自動循環(huán)：某級被響應后，降為最低；優(yōu)先級特殊循環(huán)方式：編程指定最低優(yōu)先級；*8259A 屏蔽中斷方式選擇：普通屏蔽方式：對應IMF為1位的中斷請求將被屏蔽。特殊屏蔽方式：執(zhí)行中斷程序時，動態(tài)改變優(yōu)先級結構，屏蔽本級， 允許較低級請求被服務。*中斷結束方式選擇：

9、ISR n被清0，中斷結束。自動結束方式：8259A攵到INTA#后自動把ISRn位清0。一般結束方式：8086發(fā)命令清除ISR中級最高的位，結束中斷。特殊結束方式：將ISR中指定位清0。*8259A的命令字： 8259A工作方式的設定及運行中的控制，均由8086發(fā)來的命令字（1字節(jié)代 碼）決定，命令字分初始化命令字和操作命令字兩種。系統(tǒng)向8259A兩個端口之一寫入。8259A根據(jù)接收命令字的端口號，特征 位及順序決定命令字的屬性。初始化命令字（ICW）作為基本要求，應熟練掌握。DMA傳送：*DMA的概念：DMA專送方式不需處理器干預可完成 M與I/O間的數(shù)據(jù)傳送。 DMA期間系統(tǒng)總線由其他主

10、模塊控制（驅動），該主模塊要為系統(tǒng)提供地址及控 制信號。DMA控制器芯片是一個主模塊，與處理器配合可實現(xiàn)系統(tǒng)的 DMA操作；*可編程DMA空制器應具備的基本功能模塊：地址寄存器、傳送字節(jié)數(shù)計數(shù) 器、工作模式寄存器、命令寄存器等；*DMA的工作過程：I/O向DMA（發(fā)請求；DMA向 CPL發(fā)請求；CPJ向應DMAC勺請求； DMAC向 I/O發(fā)響應信號；DMA發(fā)內存地址；DMA（發(fā)控制信號；DMA專送開始；DMA傳送結束；*DMA的三種傳輸方式：單字節(jié)傳輸、塊傳輸、請求傳輸；掌握三種傳輸方式的特點。*8237A芯片本身的內容不作為考試的基本要求。3 微處理器主要外圍接口芯片8253A可編程計數(shù)器

11、/定時器：結構、引線、編址、模式字、時常數(shù)，會初 始化編程；*8253計數(shù)器/定時器結構與功能：有3個減一計數(shù)器；每個計數(shù)器有6種工作模式；占用4個端口號，需連接2條 地址線；*8253的編程：依所需工作方式及時間間隔，設置計數(shù)器的模式字與時間常數(shù)，在一外部脈 沖驅動下，產(chǎn)生所需輸出信號，供系統(tǒng)使用。8255A可編程并行接口：結構、引線、編址、模式字、端口 C位操作控制字， 會初始化編程；*8255A并行接口結構：三個獨立的8位I/O端口 , 口 A、口 B、口 C；共占4個端口號，連接2條地址線；*8255A的工作方式：0方式、1方式、2方式；口 A有3種工作方式；口 B有 2種工作方式；口

12、 C勺8條線可獨立進行置1/置0的操 作。當工作在方式1或2時，口 C的8條線分為兩組，每組4條線，分別作為口 A與口 B 在傳輸時的控制信號線；*8255A的模式字/控制字：一般模式字、端口 C位操作控制字；兩種控制字要寫入控制口；*8255A的編程：掌握初始化編程、端口 C位操作編程、模式0的應用； 串行接口：*串行通信的特點：串行通信是主機與外設交換信息的一種方式；串行通信中字節(jié)數(shù)據(jù)經(jīng)一條傳輸線按位串行發(fā)送與串行接收；串行通信節(jié)省通信線路，可遠距離傳送，成本低，廣泛應用在通信及計算機 網(wǎng)絡系統(tǒng)中；*串行通信所涉及的問題：全雙工、半雙工、同步傳輸、異步傳輸；調制、解調。 *8251A可編程

13、通信接口芯片：結構、引線、編址、初始化流程及控制字；*8251A通信接口的結構：全雙工、同步/異步、接收/發(fā)送器（USART；獨立的接收/發(fā)送器通道；接收/發(fā)送雙緩沖結構；占用兩個端口號：數(shù)據(jù)寄存器端口、命令字端口；連接系統(tǒng)一條地址線。*8251A通信接口的編程： 8251A的工作方式及運行過程由程序控制；模式字決定工作方式，命令字控制運行過程；編程過程就是向控制口寫入模式字及命令字的過程； 8259A依順序接收模式字及命令字； 8259A在復位后開始接受模式字。4.基本外圍設備接口技術鍵盤接口技術：矩陣式小型鍵盤的結構；行掃描法識別鍵按下的原理*矩陣式小型鍵盤結構與接口：鍵盤是一個由開關和行

14、線列線組成的矩陣電路；行線接一輸出口，列線接一輸入口；在小型微機系統(tǒng)中，如單板微計算機、帶有微處理器的專用設備，所需鍵盤 的規(guī)模小，可采用簡單實用的接口方式，在軟件控制下完成鍵盤的輸入功能；*行掃描法識別鍵按下的軟件方法：行線接口電路輸出一個8位掃描碼，其中有一位為0,其余位全為1;輸出為0行線的邏輯0電平，被有鍵按下的列線輸入接口讀入；軟件根據(jù)列線輸入接口讀入的列值 （只一位為0）判斷出按下鍵的座標位置， 形成鍵號；七段LED多位數(shù)碼顯示器的基本工作原理：*多位七段LED數(shù)碼顯示器結構：多個七段LED數(shù)碼管的各段引線并聯(lián)在一起，接段驅動器；各七段LED數(shù)碼管的公共引線接一位驅動器；段碼鎖存器

15、輸出接各段驅動器的輸入；位碼鎖存器輸出接各位驅動器的輸入；多位七段LED數(shù)碼顯示器占用兩個端口號：段碼口、位碼口。*掃描方式顯示字符串：程序控制方法；保證一定的位掃描循環(huán)頻率，得到較好的顯示質量。逐次逼近法A/D轉換的基本工作過程*D/A轉換器的傳輸特性；*逐次逼近法A/D轉換器的內部結構：逐次逼近寄存器、D/A轉換器、比較器、 控制邏輯等；*軟件實現(xiàn)逐次逼近法 A/D轉換：硬件組成、編程思路；5微計算機總線：總線的含義：總線是一類信號線的集合，是模塊間傳輸信息的公共通道，通 過它，計算機各部件間可進行各種數(shù)據(jù)和命令的傳送。總線的標準：總線技術規(guī)范要標準化*機械結構規(guī)范：模塊尺寸、總線插頭、總

16、線接插件以及機械安裝尺寸均有統(tǒng)一規(guī)定。*功能規(guī)范：總線每條信號線的名稱、功能以及操作時序要有統(tǒng)一規(guī)定。*電氣規(guī)范：總線每條信號線的有效電平、動態(tài)轉換時間、負載能力等。 總線的指標*總線寬度：一次可以傳輸數(shù)據(jù)的位數(shù)，S10C為8位，ISA為16位，EISA為32位,PCI-2可達64位?？偩€寬度不會超過微處理器外部數(shù)據(jù)總線的寬度。*總數(shù)工作頻率：總線信號中有一個 CLK時鐘信號，CLK越高每秒鐘傳輸?shù)臄?shù) 據(jù)量越大。ISA、EISA為8MHz PCI為33.3MHz, PCI-2 為66.6MHz=單個數(shù)據(jù)傳輸周期：不同的傳輸方式，每個數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA 要 2個周期，PCI用1個周期。這決定總線最高數(shù)據(jù)傳輸率?？偩€的分類與層次系統(tǒng)總線：是微處理器芯片對外引線信號的延伸或映射，是微處理器與片 外存儲器及I/0接口傳輸信息的通路。系統(tǒng)總線信號按功能可分為三類：地址總線（Where*:指出數(shù)據(jù)的來源與去向。地址總線的位數(shù)決定了存儲空間的大小。數(shù)據(jù)總線（What）:提供模塊間傳輸數(shù)據(jù)的路徑，數(shù)據(jù)總線的位數(shù)決定 微處理器結構的復雜度及總體性能?？刂瓶偩€（When：提供系統(tǒng)操作所必需的控制信號，對操作過程進行 控制與定時。擴充總線：亦稱設備總線，用于系統(tǒng)I/O擴充。與系統(tǒng)總線工作頻率不同， 經(jīng)接口電路對系統(tǒng)總統(tǒng)信號緩沖、變換、隔離，進行不同層次的操作（ISA、EISA、MCA