第4章存儲器電路

1、4.1 OMAP4460存儲空間存儲空間 4.2 RAM存儲器存儲器4.3 ROM存儲器存儲器4.4存儲卡接口電路設(shè)計(jì)存儲卡接口電路設(shè)計(jì) 芯片上的內(nèi)存被劃分為芯片上的內(nèi)存被劃分為L3 OCM RAM、ROM區(qū)、區(qū)、RAM區(qū)和存儲器內(nèi)子系統(tǒng)（區(qū)和存儲器內(nèi)子系統(tǒng)（Cortex-A9、Cortex-M3、ABE和和IVA-HD）。）。L3 OCM RAM，56KB片上片上SRAM；4KB保存和恢復(fù)（保存和恢復(fù)（SAR）ROM；RAM區(qū)由四大塊區(qū)由四大塊8KB組成，器件進(jìn)入關(guān)閉模式時，它組成，器件進(jìn)入關(guān)閉模式時，它可以用來作為系統(tǒng)環(huán)境變量保存存儲器?？梢杂脕碜鳛橄到y(tǒng)環(huán)境變量保存存儲器。SDMA控制器：

2、高達(dá)控制器：高達(dá)127請求，請求，32 優(yōu)先級邏輯信道，優(yōu)先級邏輯信道，25664位位FIFO；動態(tài)內(nèi)存管理（動態(tài)內(nèi)存管理（DMM）模塊：它執(zhí)行全局地址翻譯，）模塊：它執(zhí)行全局地址翻譯，地址旋轉(zhuǎn)，以及交錯訪問。地址旋轉(zhuǎn)，以及交錯訪問。 有兩個主要的接口，用于連接外部存儲器：通用存儲器控有兩個主要的接口，用于連接外部存儲器：通用存儲器控制器（制器（GPMC）和雙通道）和雙通道SDRAM控制器（控制器（SDRC），圖形加速），圖形加速器（器（SGX）。）。GPMC支持如下存儲器：支持如下存儲器： 異步異步SRAM存儲器；存儲器； 異步異步/同步同步NOR Flash存儲器；存儲器； NAND Fl

3、ash存儲器；存儲器； 偽偽SRAM器件；器件； SDRC/EMIF；支持設(shè)備之間的連接；支持設(shè)備之間的連接；LPDDR2型存儲器型存儲器,它支持雙倍數(shù)據(jù)速率（它支持雙倍數(shù)據(jù)速率（DDR）和單）和單數(shù)據(jù)速率（數(shù)據(jù)速率（SDR）的協(xié)議）的協(xié)議,EMIF是是Cortex-A9微處理器微處理器的的LPDDR2 SDRAM/NVM子系統(tǒng)、子系統(tǒng)、ISS、IVA-HD子系子系統(tǒng)、圖形加速器（統(tǒng)、圖形加速器（SGX）和）和DMA控制器之間的接口；控制器之間的接口；DDR物理接口物理接口PHY，實(shí)現(xiàn)符合，實(shí)現(xiàn)符合JEDEC LPDDR2要求的要求的數(shù)據(jù)速率轉(zhuǎn)換。數(shù)據(jù)速率轉(zhuǎn)換。 OMAP設(shè)備支持的外圍設(shè)備提供

4、了一套全面、靈設(shè)備支持的外圍設(shè)備提供了一套全面、靈活和高速（活和高速（HS）接口，以及片上編程資源。）接口，以及片上編程資源。 在在Cortex-A9微處理器單元（微處理器單元（MPU）有一個）有一個32位位的地址端口，根據(jù)不同的目標(biāo)類型，可以把的地址端口，根據(jù)不同的目標(biāo)類型，可以把4 GB的空的空間分割成幾個區(qū)域進(jìn)行處理。間分割成幾個區(qū)域進(jìn)行處理。 存儲器映射包括了以下的功能（以及功能共享，例存儲器映射包括了以下的功能（以及功能共享，例如如Cortex-A9的的MPU子系統(tǒng)或圖像和視頻加速器子系統(tǒng)或圖像和視頻加速器IVA-HD子系統(tǒng)）。子系統(tǒng)）。內(nèi)存空間：通用內(nèi)存控制器（內(nèi)存空間：通用內(nèi)存控

5、制器（GPMC）動態(tài)內(nèi)存管理器（動態(tài)內(nèi)存管理器（DMM）寄存器空間：寄存器空間：3級（級（L3）和）和4級（級（L4）互連）互連專用空間：專用空間：IVA-HD子系統(tǒng)的圖形加速器（子系統(tǒng)的圖形加速器（SGX）等。）等。 GPMC和和DMM專用于存儲器的連接。專用于存儲器的連接。 GPMC用于用于NOR/NAND閃存和靜態(tài)閃存和靜態(tài)RAM（SRAM）的存儲器。）的存儲器。 DMM用于同步動態(tài)隨機(jī)存取存儲器（用于同步動態(tài)隨機(jī)存取存儲器（SDRAM）的存儲，如單數(shù)據(jù)速率）的存儲，如單數(shù)據(jù)速率SDR SDRAM或移動雙倍數(shù)據(jù)速率或移動雙倍數(shù)據(jù)速率DDR SDRAM。 L3互連允許共享資源，如外圍設(shè)備和

6、外部的片上存儲器。互連允許共享資源，如外圍設(shè)備和外部的片上存儲器。 L4互連外圍設(shè)備的互連外圍設(shè)備的訪問控制。訪問控制。 OMAP4460的存儲空間系統(tǒng)是分層次的：的存儲空間系統(tǒng)是分層次的：1級（級（L1）、）、2級級（L2）、）、L3和和L4。Cortex-A9微處理器的微處理器的L1和和L2，包括，包括Cortex-M3微控制器、數(shù)字信號處理器（微控制器、數(shù)字信號處理器（DSP）子系統(tǒng)的存儲器。）子系統(tǒng)的存儲器。L3處處理許多類型的數(shù)據(jù)傳輸、數(shù)據(jù)交換與系統(tǒng)內(nèi)部理許多類型的數(shù)據(jù)傳輸、數(shù)據(jù)交換與系統(tǒng)內(nèi)部/外部（外部（on-chip/external）存儲器。）存儲器。 L3和和L4實(shí)現(xiàn)芯片級互

7、連。包括一個實(shí)現(xiàn)芯片級互連。包括一個L3和和4個個L4S，實(shí)現(xiàn)所有，實(shí)現(xiàn)所有模塊和子系統(tǒng)之間的通信。模塊和子系統(tǒng)之間的通信。 1960年，年，IBM大型主機(jī)主要采用磁芯存儲器。磁芯存儲器不但容易損大型主機(jī)主要采用磁芯存儲器。磁芯存儲器不但容易損壞，而且價格昂貴、速度慢，為解決磁芯存儲器存在的不足，當(dāng)時科學(xué)家提壞，而且價格昂貴、速度慢，為解決磁芯存儲器存在的不足，當(dāng)時科學(xué)家提供了諸多設(shè)計(jì)方案。但這些方案與磁芯存儲器相比，不但技術(shù)原理更加復(fù)雜供了諸多設(shè)計(jì)方案。但這些方案與磁芯存儲器相比，不但技術(shù)原理更加復(fù)雜，而且造價也更昂貴。羅伯特，而且造價也更昂貴。羅伯特登納德博士在一個座談中了解到，薄膜磁存儲

8、登納德博士在一個座談中了解到，薄膜磁存儲技術(shù)采用了一塊小磁體和鄰近的一對信號線能實(shí)現(xiàn)技術(shù)采用了一塊小磁體和鄰近的一對信號線能實(shí)現(xiàn)1個比特（二進(jìn)制位）的存?zhèn)€比特（二進(jìn)制位）的存儲。幾個月后登納德博士提出了一個設(shè)想，即二進(jìn)制位可以存儲在電容上，儲。幾個月后登納德博士提出了一個設(shè)想，即二進(jìn)制位可以存儲在電容上，一個場效應(yīng)管（一個場效應(yīng)管（FET）可以用于控制充放電。在經(jīng)過長時間的研究后，登納）可以用于控制充放電。在經(jīng)過長時間的研究后，登納德博士最終發(fā)明了可存儲少許數(shù)據(jù)、基于單晶體管設(shè)計(jì)的存儲單元：德博士最終發(fā)明了可存儲少許數(shù)據(jù)、基于單晶體管設(shè)計(jì)的存儲單元：D-RAM芯片。隨著個人電腦（芯片。隨著個人

9、電腦（PC）的興起，羅伯特）的興起，羅伯特登納德的這項(xiàng)發(fā)明的意義逐漸顯登納德的這項(xiàng)發(fā)明的意義逐漸顯現(xiàn)出來。現(xiàn)出來。 寫入的時候在需要寫入的磁芯所對應(yīng)的XY坐標(biāo)線上各輸入稍高于50%磁環(huán)磁化閾值的電流，所以這樣只有XY坐標(biāo)對應(yīng)的那個磁芯上會同時在兩條線中都有電流，疊加之后會超過閾值的電流，磁芯因而磁化或者改變磁化方向從而寫入一位數(shù)據(jù)，而其他所有的磁芯內(nèi)通過的電流或者是0，或者是50%磁化閾值，都達(dá)不到磁化電流不能被磁化，所以沒有數(shù)據(jù)寫入。 讀出的時候比較復(fù)雜，分別在XY送入讀出電流，讀出電流的大小和寫入的時候一樣也是略大于50%磁化閾值的電流，讀出電流的方向我們是事先知道的，這樣在XY尋址坐標(biāo)所

10、對應(yīng)的那個磁芯里就會有超過閾值的電流，如果它的本來磁場方向和讀出電流所對應(yīng)的磁場方向相反的話，那么由于磁芯的磁性狀態(tài)發(fā)生翻轉(zhuǎn)，有巨大的磁通量變化，在斜穿的讀出線上就會有大的感應(yīng)電流，所以我們就知道這個磁芯存儲的是和讀出信號相反的數(shù)據(jù)。如果它的本來磁場方向和讀出電流所對應(yīng)的磁場方向一樣的話，那么由于磁芯的磁性狀態(tài)沒有發(fā)生變化，在斜穿的讀出線上就不會有感應(yīng)電流，所以我們就知道這個磁芯存儲的是和讀出信號相同的數(shù)據(jù)。磁芯中的數(shù)據(jù)就這樣被讀出了，不過這還沒有完，因?yàn)橹档米⒁獾氖沁@時候在讀完數(shù)據(jù)之后顯然無論原來磁芯上存的是什么數(shù)據(jù)，讀過之后就都被寫成同樣的讀出數(shù)據(jù)了，也就是這個讀出是破壞性的，所以必須有個

11、辦法在讀出之后恢復(fù)存儲的數(shù)據(jù)。所以讀完之后還需要立即另外重新再寫一遍原先的數(shù)據(jù)進(jìn)去，恢復(fù)本來的數(shù)據(jù)，方法就是前述的寫入數(shù)據(jù)的方法，用放在緩存中的磁環(huán)中原來存儲的數(shù)據(jù)寫回去。所以磁芯存儲器的讀相當(dāng)麻煩，也比較慢。讀出時沒被選中的磁芯和寫入時一樣，都不會改變磁性狀態(tài)而產(chǎn)生感應(yīng)電流，所以不會被讀出也不會干擾被選中的磁芯讀出數(shù)據(jù)。 SRAM（Static RAM）是一種具有靜止存取功能的存儲器）是一種具有靜止存取功能的存儲器，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。不像，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。不像DRAM內(nèi)內(nèi)存那樣需要刷新電路，每隔一段時間，固定要對存那樣需要刷新電路，每隔一段時間，

12、固定要對DRAM刷新充刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會消失。因此電一次，否則內(nèi)部的數(shù)據(jù)即會消失。因此SRAM具有較高的性具有較高的性能，但是能，但是SRAM的集成度較低，設(shè)計(jì)相同容量的內(nèi)存，的集成度較低，設(shè)計(jì)相同容量的內(nèi)存，SRAM需要比需要比DRAM更大的體積。更大的體積。 RAM最顯著的優(yōu)點(diǎn)就是速度非?？欤诳焖僮x取和刷新時最顯著的優(yōu)點(diǎn)就是速度非?？?，在快速讀取和刷新時能夠保持?jǐn)?shù)據(jù)完整性，因而被廣泛應(yīng)用在各個領(lǐng)域。能夠保持?jǐn)?shù)據(jù)完整性，因而被廣泛應(yīng)用在各個領(lǐng)域。 DRAM（Dynamic RAM）即動態(tài)）即動態(tài)RAM，是，是RAM家族中最家族中最大的成員。通常所講的大的成員。通常所講的RAM

13、即指即指DRAM。 RAM的動態(tài)存儲單元是利用的動態(tài)存儲單元是利用MOS管柵極電容可以存儲電荷管柵極電容可以存儲電荷的原理制成的。存儲單元的結(jié)構(gòu)能做得非常簡單，普遍應(yīng)用于大的原理制成的。存儲單元的結(jié)構(gòu)能做得非常簡單，普遍應(yīng)用于大容量、高集成度的容量、高集成度的RAM中。由于柵極電容的容量很?。ㄍǔH中。由于柵極電容的容量很?。ㄍǔH為幾皮法），而漏電流又不可能絕對等于零，所以電荷保存的時為幾皮法），而漏電流又不可能絕對等于零，所以電荷保存的時間有限。為了及時補(bǔ)充漏掉的電荷以避免存儲的信號丟失，必須間有限。為了及時補(bǔ)充漏掉的電荷以避免存儲的信號丟失，必須定時給柵極電容補(bǔ)充電荷，通常將這種操作稱為

14、刷新或再生。因定時給柵極電容補(bǔ)充電荷，通常將這種操作稱為刷新或再生。因此，此，DRAM工作時必須輔以必要的刷新控制電路，同時也使操作工作時必須輔以必要的刷新控制電路，同時也使操作復(fù)雜化了。復(fù)雜化了。 在進(jìn)行寫操作時，字線給出高電平，使在進(jìn)行寫操作時，字線給出高電平，使T導(dǎo)通，位線上的數(shù)導(dǎo)通，位線上的數(shù)據(jù)便通過據(jù)便通過T被存入被存入CS中。在進(jìn)行讀操作時，字線同樣給出高電中。在進(jìn)行讀操作時，字線同樣給出高電平，使平，使T導(dǎo)通，導(dǎo)通， CS經(jīng)經(jīng)T向位線上的電容向位線上的電容CB提供電荷，使位線獲提供電荷，使位線獲得讀出的信號電平。得讀出的信號電平。 SDRAM（Synchronous Dynami

15、c Random Access Memory）即同步動態(tài)隨機(jī)存取存儲器。同步是指）即同步動態(tài)隨機(jī)存取存儲器。同步是指Memory工作工作需要同步時鐘，內(nèi)部命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；需要同步時鐘，內(nèi)部命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；與系統(tǒng)總線速度同步，也就是與系統(tǒng)時鐘同步，這樣就避免了與系統(tǒng)總線速度同步，也就是與系統(tǒng)時鐘同步，這樣就避免了不必要的等待周期，減少數(shù)據(jù)存儲時間。同步還使存儲控制器不必要的等待周期，減少數(shù)據(jù)存儲時間。同步還使存儲控制器知道在哪一個時鐘脈沖期由數(shù)據(jù)請求使用，因此數(shù)據(jù)可在脈沖知道在哪一個時鐘脈沖期由數(shù)據(jù)請求使用，因此數(shù)據(jù)可在脈沖上升期便開始傳輸。動態(tài)是指存儲陣

16、列需要不斷的刷新來保證上升期便開始傳輸。動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失。隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是由指定地?cái)?shù)據(jù)不丟失。隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進(jìn)行數(shù)據(jù)讀寫。址進(jìn)行數(shù)據(jù)讀寫。 SDRAM是有一個同步接口的動態(tài)隨機(jī)存取內(nèi)存是有一個同步接口的動態(tài)隨機(jī)存取內(nèi)存DRAM。通常動態(tài)隨。通常動態(tài)隨機(jī)存取內(nèi)存（機(jī)存取內(nèi)存（DRAM）是有一個異步接口的，這樣它可以隨時響應(yīng)控制輸入）是有一個異步接口的，這樣它可以隨時響應(yīng)控制輸入的變化。而的變化。而SDRAM有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信號，這樣就能和計(jì)算

17、機(jī)的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機(jī)，號，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機(jī)，對進(jìn)入的指令進(jìn)行流水線操作。這使得對進(jìn)入的指令進(jìn)行流水線操作。這使得SDRAM與沒有同步接口的異步與沒有同步接口的異步DRAM(asynchronous DRAM)相比，可以有一個更復(fù)雜的操作模式。相比，可以有一個更復(fù)雜的操作模式。 流水線意味著芯片可以在處理完之前的指令前，接受一個新的指令。流水線意味著芯片可以在處理完之前的指令前，接受一個新的指令。在一個寫的流水線中，寫命令在另一個指令執(zhí)行完之后可以立刻執(zhí)行，而不在一個寫的流水線中，寫命令在另一個指令執(zhí)行完之后可以立刻執(zhí)行，而不

18、需要等待數(shù)據(jù)寫入存儲隊(duì)列的時間。在一個讀的流水線中，需要的數(shù)據(jù)在讀需要等待數(shù)據(jù)寫入存儲隊(duì)列的時間。在一個讀的流水線中，需要的數(shù)據(jù)在讀指令發(fā)出之后固定數(shù)量的時鐘頻率后到達(dá)，而這個等待的過程可以發(fā)出其它指令發(fā)出之后固定數(shù)量的時鐘頻率后到達(dá)，而這個等待的過程可以發(fā)出其它附加指令。這種延遲被稱為等待時間，在為計(jì)算機(jī)購買存儲時是一個很重要附加指令。這種延遲被稱為等待時間，在為計(jì)算機(jī)購買存儲時是一個很重要的參數(shù)。的參數(shù)。 從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDR SDRAM，第二代，第二代DDR SDRAM，第三代，第三代DDR2 SDRAM，第四代，第四

19、代DDR3 SDRAM，第五代，第五代DDR4 SDRAM。 （1）控制信號：包括片選（）控制信號：包括片選（CS）、同步時鐘（）、同步時鐘（CLK）、時鐘）、時鐘有效（有效（CLKEN）、讀寫選擇（）、讀寫選擇（WE）、數(shù)據(jù)有效（）、數(shù)據(jù)有效（DQM）等。）等。 （2）地址選擇信號：包括行地址選擇（）地址選擇信號：包括行地址選擇（RAS）、列地址選擇（）、列地址選擇（CAS）、行）、行/列地址線（列地址線（SA0SA12）分時復(fù)用、）分時復(fù)用、Bank塊地址線塊地址線（BA0BA1）。）。 （3）數(shù)據(jù)信號：包括雙向數(shù)據(jù)端口（）數(shù)據(jù)信號：包括雙向數(shù)據(jù)端口（DQ0DQ15）、接收數(shù)）、接收數(shù)據(jù)有

20、效信號（據(jù)有效信號（DQM）控制等。）控制等。DQM為低時，寫入為低時，寫入/讀出有效。讀出有效。128Mb（32M4bit）SDRAM內(nèi)部結(jié)構(gòu)圖 突發(fā)（突發(fā)（Burst）是指在同一行中相鄰的存儲單元連續(xù)進(jìn)行）是指在同一行中相鄰的存儲單元連續(xù)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞剑B續(xù)傳輸所涉及到存儲單元（列）的數(shù)量就數(shù)據(jù)傳輸?shù)姆绞?，連續(xù)傳輸所涉及到存儲單元（列）的數(shù)量就是突發(fā)長度（是突發(fā)長度（Burst Lengths，BL）。）。 內(nèi)存控制器讀內(nèi)存控制器讀/寫寫P-Bank 位寬是位寬是8位（即位（即8 個字節(jié)），但個字節(jié)），但是實(shí)際的數(shù)據(jù)大多都是超過是實(shí)際的數(shù)據(jù)大多都是超過8位的，每次只能對一個存儲單元進(jìn)位

21、的，每次只能對一個存儲單元進(jìn)行尋址，如果要連續(xù)的讀行尋址，如果要連續(xù)的讀/寫就還要對當(dāng)前存儲單元的下一個單寫就還要對當(dāng)前存儲單元的下一個單元進(jìn)行尋址，就要不斷地發(fā)送列地址與讀元進(jìn)行尋址，就要不斷地發(fā)送列地址與讀/寫命令（行地址不變寫命令（行地址不變，所以不用再對行尋址），這樣就占用了大量的內(nèi)存控制資源，所以不用再對行尋址），這樣就占用了大量的內(nèi)存控制資源，在數(shù)據(jù)進(jìn)行連續(xù)傳輸時無法輸入新的命令。傳輸效率很低。，在數(shù)據(jù)進(jìn)行連續(xù)傳輸時無法輸入新的命令。傳輸效率很低。 為此，突發(fā)傳輸技術(shù)應(yīng)運(yùn)而生，指定起始列地址與突發(fā)長度，內(nèi)存控制為此，突發(fā)傳輸技術(shù)應(yīng)運(yùn)而生，指定起始列地址與突發(fā)長度，內(nèi)存控制器依次地自

22、動對后面相應(yīng)數(shù)據(jù)的存儲單元進(jìn)行讀器依次地自動對后面相應(yīng)數(shù)據(jù)的存儲單元進(jìn)行讀/寫操作而不再需要控制器連寫操作而不再需要控制器連續(xù)地提供列地址。這樣，除了第一筆數(shù)據(jù)的傳輸需要若干個周期（主要是之續(xù)地提供列地址。這樣，除了第一筆數(shù)據(jù)的傳輸需要若干個周期（主要是之前的延遲，一般是前的延遲，一般是tRCD+CL）外，其后每個數(shù)據(jù)只需一個周期即可獲得。）外，其后每個數(shù)據(jù)只需一個周期即可獲得。 至于至于BL的數(shù)值，不能隨便設(shè)定或者傳輸前臨時的數(shù)值，不能隨便設(shè)定或者傳輸前臨時決定。目前可用的選項(xiàng)是決定。目前可用的選項(xiàng)是1、2、4、8、全頁（、全頁（Full Page），常見的設(shè)定是），常見的設(shè)定是4 和和8。

23、另外，在。另外，在MRS（Mode Register Set）階段除了要設(shè)定）階段除了要設(shè)定BL數(shù)值之外，還要確定數(shù)值之外，還要確定讀讀/寫操作的模式以及突發(fā)傳輸?shù)哪Ｊ?。寫操作的模式以及突發(fā)傳輸?shù)哪Ｊ健?如果如果BL=4，意味著傳送，意味著傳送464bit 的數(shù)據(jù)。但是，并不是的數(shù)據(jù)。但是，并不是所有的數(shù)據(jù)都是需要的，為了屏蔽不需要的數(shù)據(jù)，數(shù)據(jù)掩碼（所有的數(shù)據(jù)都是需要的，為了屏蔽不需要的數(shù)據(jù)，數(shù)據(jù)掩碼（Data I/O Mask，DQM）技術(shù)應(yīng)運(yùn)而生。通過）技術(shù)應(yīng)運(yùn)而生。通過DQM，內(nèi)存可以，內(nèi)存可以控制控制I/O 端口取消哪些輸出或輸入的數(shù)據(jù)。在讀取時，被屏蔽的端口取消哪些輸出或輸入的數(shù)據(jù)。

24、在讀取時，被屏蔽的數(shù)據(jù)仍然會從存儲體傳出，只是在數(shù)據(jù)仍然會從存儲體傳出，只是在“掩碼邏輯單元掩碼邏輯單元”處被屏蔽處被屏蔽。為了精確屏蔽一個。為了精確屏蔽一個P-Bank 位寬中的每個字節(jié)，每個位寬中的每個字節(jié)，每個DIMM有有8個個DQM信號線，每個信號針對一個字節(jié)。這樣，對于信號線，每個信號針對一個字節(jié)。這樣，對于4bit 位位寬芯片，兩個芯片共用一個寬芯片，兩個芯片共用一個DQM 信號線，對于信號線，對于8bit 位寬芯片，位寬芯片，一個芯片占用一個一個芯片占用一個DQM 信號，而對于信號，而對于16bit 位寬芯片，則需要位寬芯片，則需要兩個兩個DQM 引腳。引腳。 DRAM種類繁多，

25、主要分為異步、同步和圖像種類繁多，主要分為異步、同步和圖像DRAM三大類別。還有一種三大類別。還有一種Rambus公司的公司的RDRAM。類類型型名稱特點(diǎn)異異步步FPM RAMFPM是Fast Page Mode RAM的縮寫。它是早期的標(biāo)準(zhǔn)，后被比它快5%的EDO DRAM所取代。EDO RAMEDO RAM 動態(tài)存儲器(extended data output RAM)是一種在通常RAM中加入一塊靜態(tài)RAM(SRAM)而生成的動態(tài)存儲器(DRAM)。同步同步SDRAMSDRAM:Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器。DDR S

26、DRAMDDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動態(tài)隨機(jī)存儲器的意思。Mobile DDRMobile DDR (又稱為Low Power DDR 或 LPDDR) 是DDR SDRAM 的一種，專門用于移動式電子產(chǎn)品。LPDDRJESD209-2 Low Power Double Data Rate低功耗DDRLPDDR2 JESD209-2 Low Power Double Data Rate 2低功耗DDR2LPDDR3 JESD209-2 Low Power Double Data Rate 3低功耗DDR3DDR2 SDRAMDDR第二代

27、。內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（即：4bit數(shù)據(jù)讀預(yù)?。?。DDR3 SDRAMDDR第三代。內(nèi)存卻擁有四倍于上一代DDR內(nèi)存預(yù)讀取能力（即：8bit數(shù)據(jù)讀預(yù)?。?。DDR4 SDRAMDDR第四代。DDR4，它的數(shù)據(jù)傳輸速度將比DDR3快一倍，且功耗更低。圖圖像像EDOEDO內(nèi)存(Extended Data Out DRAM)VRAMVideo Random Access Memory:顯存,幀存儲器，刷新存儲器，或VRAM（縮寫）。WRAMWRAM (Window RAM)：屬于VRAM的改良版，其不同之處在于其控制線路有一、二十組的輸入/輸出控制器，并采用EDO的資料存取模式。

28、MDRAMMDRAM （Multibank Dynamic RAM）多BANK動態(tài)內(nèi)存，MDRAM是MoSys公司開發(fā)的一種VRAM（視頻內(nèi)存）SGRAM SGRAM (Synchronous Graphics Random-Access Memory)，同步圖形隨機(jī)存儲器，是一種專為顯卡設(shè)計(jì)的顯存、一種圖形讀寫能力較強(qiáng)的顯存，由SDRAM改良而成。GDDR2圖形儲存器DDR2GDDR3GDDR3是用于高性能顯卡的專用圖形儲存器。GDDR3是代替GDDR的標(biāo)準(zhǔn)，GDDR3標(biāo)準(zhǔn)借鑒了通用的DDR2的很多特性，并經(jīng)過進(jìn)一步優(yōu)化獲得更高的數(shù)據(jù)速率和更低的功耗。 GDDR4GDDR4屬于雙倍數(shù)據(jù)率內(nèi)存

29、，通過使用Cutting-edge技術(shù)的Data Bus Inversion及Multi-Preamble技術(shù)，使其在理論上相對GDDR3的運(yùn)行效率提升了56%，使用GDDR4顯存能達(dá)到更高的工作頻率和更強(qiáng)的實(shí)際性能。GDDR5GDDR5采用了DDR3的8bit預(yù)取技術(shù)，且使用了兩條并行的DQ總線，從而實(shí)現(xiàn)雙倍的接口帶寬。 雙DQ總線使得GDDR5的針腳數(shù)從GDDR3/4的136Ball大幅增至170Ball。GDDR5顯存擁有多達(dá)16個物理Bank，這些Bank被分為四組，雙DQ總線交叉控制四組Bank，達(dá)到了實(shí)時讀寫操作，一舉將數(shù)據(jù)傳輸率提升至4GHz以上。RambusRDRAMRDRAM

30、（Rambus DRAM）是美國的RAMBUS公司開發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。XDR1 DRAMXDR存儲器架構(gòu)包括許多基于Rambus有限公司的創(chuàng)新專利的關(guān)鍵使能技術(shù)，其中包括低電壓、低功耗差分Rambus信號電平（DRSL）；八倍率數(shù)據(jù)傳輸率（ODR）技術(shù)用以在每個時鐘周期里傳輸八位數(shù)據(jù)；FlexPhase 電路技術(shù)為數(shù)據(jù)和時鐘提供精確片內(nèi)校正；動態(tài)點(diǎn)對點(diǎn)（DPP）則提高了信號完整性和擴(kuò)展性。XDR2 DRAMXDR2內(nèi)存芯片的標(biāo)準(zhǔn)設(shè)計(jì)位寬為16bit（它可以像XDR那樣動態(tài)調(diào)整位寬），按每個數(shù)據(jù)引腳的傳輸率為8GHz，即8Gbps計(jì)算，一枚XDR

31、2芯片的數(shù)據(jù)帶寬就將達(dá)到16GB/sRambusRDRAMRDRAM（Rambus DRAM）是美國的RAMBUS公司開發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。XDR1 DRAMXDR存儲器架構(gòu)包括許多基于Rambus有限公司的創(chuàng)新專利的關(guān)鍵使能技術(shù)，其中包括低電壓、低功耗差分Rambus信號電平（DRSL）；八倍率數(shù)據(jù)傳輸率（ODR）技術(shù)用以在每個時鐘周期里傳輸八位數(shù)據(jù)；FlexPhase 電路技術(shù)為數(shù)據(jù)和時鐘提供精確片內(nèi)校正；動態(tài)點(diǎn)對點(diǎn)（DPP）則提高了信號完整性和擴(kuò)展性。XDR2 DRAMXDR2內(nèi)存芯片的標(biāo)準(zhǔn)設(shè)計(jì)位寬為16bit（它可以像XDR那樣動態(tài)調(diào)整位

32、寬），按每個數(shù)據(jù)引腳的傳輸率為8GHz，即8Gbps計(jì)算，一枚XDR2芯片的數(shù)據(jù)帶寬就將達(dá)到16GB/s類型電源電壓IO電壓DDR2.5V2.5VLPDDR1.8V1.8 (1.2V)DDR21.8V1.8VLPDDR21.2V=VDDDDR31.5V (1.35V L)=VDDLPDDR31.2V1.2V標(biāo)準(zhǔn)名稱標(biāo)準(zhǔn)名稱I/OI/O總線時鐘總線時鐘頻率頻率周期周期存儲器時鐘頻存儲器時鐘頻率率數(shù)據(jù)速率數(shù)據(jù)速率模塊名稱模塊名稱極限傳輸率極限傳輸率比特寬比特寬(MHz)(ns)(MHz)(MT/s)(GiB/s)(比特)DDR3-80040010100800 PC3-64006.464DDR3-1

33、066533Feb-711331066 PC3-85008.564DDR3-133366761661333PC3-1060010.664DDR3-160080052001600PC3-1280012.864DDR3-1866933Jul-422331866PC3-1490014.964DDR3-21331066Apr-332662133PC3-170001764 DDR4內(nèi)存規(guī)格內(nèi)存規(guī)格DDR4內(nèi)存將會擁有兩種規(guī)格。其內(nèi)存將會擁有兩種規(guī)格。其中使用中使用Single-endedSignaling信號的信號的DDR4內(nèi)存其傳輸內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為速率已經(jīng)被確認(rèn)為1.63.2Gbps，而基于

34、差分信號技術(shù)，而基于差分信號技術(shù)的的DDR4內(nèi)存其傳輸速率則將可以達(dá)到內(nèi)存其傳輸速率則將可以達(dá)到6.4Gbps。由于。由于通過一個通過一個DRAM實(shí)現(xiàn)兩種接口基本上是不可能的，因?qū)崿F(xiàn)兩種接口基本上是不可能的，因此此DDR4內(nèi)存將會同時存在基于傳統(tǒng)內(nèi)存將會同時存在基于傳統(tǒng)SE信號和差分信信號和差分信號的兩種規(guī)格產(chǎn)品。號的兩種規(guī)格產(chǎn)品。 MDDR，即為，即為Mobile DDR SDRM,是內(nèi)存的一是內(nèi)存的一種，也可稱為種，也可稱為LPDDR(Low Power),以低功耗和小體積以低功耗和小體積為優(yōu)勢，其壽命也比為優(yōu)勢，其壽命也比DDR，DDR2長。相對于長。相對于DDR,在在相同等效頻率下，相

35、同等效頻率下，DDR需消耗需消耗2.5V電壓，而電壓，而MDDR只只需消耗需消耗1.8V。 由于由于MDDR體積小，使其在移動設(shè)備中使用較廣體積小，使其在移動設(shè)備中使用較廣泛，例如手機(jī)，上網(wǎng)本等。泛，例如手機(jī)，上網(wǎng)本等。MDDR的生產(chǎn)廠家主要有的生產(chǎn)廠家主要有Samsung和和Micron。 （1）首先關(guān)于節(jié)能技術(shù)，在接口（）首先關(guān)于節(jié)能技術(shù)，在接口（I/O）與內(nèi)部的電壓和內(nèi)部）與內(nèi)部的電壓和內(nèi)部電壓兩方面，原來的電壓兩方面，原來的LPDDR為為+1.8V，而此次的，而此次的LPDDR2還支還支持持+1.2V。并且，還支持更新部分內(nèi)存陣列的。并且，還支持更新部分內(nèi)存陣列的“Partial Ar

36、ray Self Refresh”和和“Per-Bank Refresh”。 （2）中的閃存和）中的閃存和SDRAM可共用接口此次還是首次。這樣可降可共用接口此次還是首次。這樣可降低控制器的引腳數(shù)，提高內(nèi)存子系統(tǒng)周圍的安裝密度。低控制器的引腳數(shù)，提高內(nèi)存子系統(tǒng)周圍的安裝密度。 （3）的內(nèi)存特性和容量方面，支持的工作頻率為）的內(nèi)存特性和容量方面，支持的工作頻率為100MHz533MHz。數(shù)據(jù)位寬為。數(shù)據(jù)位寬為8、16和和32。有。有2bit和和4bit兩種。閃兩種。閃存容量為存容量為64Mbit32Gbit，DRAM為為64Mbit8Gbit。 隨著手持移動設(shè)備的硬件迅速發(fā)展，以現(xiàn)有的高端隨著手

37、持移動設(shè)備的硬件迅速發(fā)展，以現(xiàn)有的高端 Cortex-A15 架構(gòu)來看，最高頻率可達(dá)架構(gòu)來看，最高頻率可達(dá) 2.5 GHz 與支持最多與支持最多 1TB 的內(nèi)存所帶來的總線帶寬需求相當(dāng)驚人。雖然現(xiàn)有的內(nèi)存帶寬仍的內(nèi)存所帶來的總線帶寬需求相當(dāng)驚人。雖然現(xiàn)有的內(nèi)存帶寬仍足以滿足需求，但在帶寬與省電性上還是有繼續(xù)改進(jìn)的必要，內(nèi)足以滿足需求，但在帶寬與省電性上還是有繼續(xù)改進(jìn)的必要，內(nèi)存大廠存大廠 Samsung 今日在其今日在其 Samsung Mobile Solutions Forum 中中宣布可供行動裝置使用的宣布可供行動裝置使用的 30 奈米制程奈米制程 2GB LPDDR3 內(nèi)存已可進(jìn)內(nèi)存已

38、可進(jìn)入量產(chǎn)階段。入量產(chǎn)階段。LPDDR3 內(nèi)存每個針腳的內(nèi)存每個針腳的 I/O 傳輸量可達(dá)傳輸量可達(dá) 1,600Mbps，在以雙信道模式運(yùn)作下，總線帶寬可達(dá)，在以雙信道模式運(yùn)作下，總線帶寬可達(dá) 12.8GB/s，總體來說多出前代架構(gòu)總體來說多出前代架構(gòu) 50% 的傳輸能力。的傳輸能力。 DDR采用了采用了2位預(yù)取位預(yù)取(2-bit prefetch)，也就是，也就是2：1的數(shù)據(jù)預(yù)取，的數(shù)據(jù)預(yù)取，2bit預(yù)取架構(gòu)允許預(yù)取架構(gòu)允許內(nèi)部的隊(duì)列內(nèi)部的隊(duì)列(column)工作頻率僅僅為外部數(shù)據(jù)傳輸頻率的一半。在工作頻率僅僅為外部數(shù)據(jù)傳輸頻率的一半。在SDRAM中數(shù)據(jù)傳中數(shù)據(jù)傳輸率完全參考時鐘信號，因此數(shù)

39、據(jù)傳輸率和時鐘頻率一樣輸率完全參考時鐘信號，因此數(shù)據(jù)傳輸率和時鐘頻率一樣 。 DDR2采了采了4位預(yù)取位預(yù)取(4-bit prefetch)，這就是，這就是DDR2提高數(shù)據(jù)傳輸率的關(guān)鍵，可以在不提高內(nèi)部存儲陣列頻提高數(shù)據(jù)傳輸率的關(guān)鍵，可以在不提高內(nèi)部存儲陣列頻率的情況下提高數(shù)據(jù)輸出帶寬率的情況下提高數(shù)據(jù)輸出帶寬,如圖如圖5-10所示。所示。 DDR2 SDRAM中有中有4Bank和和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對未來大的設(shè)計(jì)，目的就是為了應(yīng)對未來大容量芯片的需求。而容量芯片的需求。而DDR3很可能將從很可能將從2Gb容量起步，因此起始的邏輯容量起步，因此起始的邏輯Bank就是就是8個，另外

40、還為未來的個，另外還為未來的16個邏輯個邏輯Bank做好了準(zhǔn)備。做好了準(zhǔn)備。 DDR3由于新增了一些功能，所以在引腳方面會有所增加，由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用芯片采用78球球FBGA封裝，封裝，16bit芯片采用芯片采用96球球FBGA封裝，而封裝，而DDR2則有則有60/68/84球球FBGA封裝三種規(guī)格。并且封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)必須是綠色封裝，不能含有任何有害物質(zhì)。 由于由于DDR3的預(yù)取為的預(yù)取為8bit，所以突發(fā)傳輸周期（，所以突發(fā)傳輸周期（BL，Burst Length）也固定為）也固定為8，而對于，而對于

41、DDR2和早期的和早期的DDR架構(gòu)的系統(tǒng)，架構(gòu)的系統(tǒng)，BL=4也是常用的，也是常用的，DDR3為此增加了一個為此增加了一個4-bit Burst Chop（突（突發(fā)突變）模式，即由一個發(fā)突變）模式，即由一個BL=4的讀取操作加上一個的讀取操作加上一個BL=4的寫的寫入操作來合成一個入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可通過的數(shù)據(jù)突發(fā)傳輸，屆時可通過A12地址地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳

42、輸控制（如靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。順序突發(fā)）。 可編程只讀存儲器可編程只讀存儲器 （Programmable read-only memory），縮寫為），縮寫為 PROM 或或 FPROM，是一種電腦存儲記憶晶片，它允許使用稱為，是一種電腦存儲記憶晶片，它允許使用稱為PROM編程編程器的硬件將數(shù)據(jù)寫入設(shè)備中。在器的硬件將數(shù)據(jù)寫入設(shè)備中。在PROM被編程后，它就只能專用那些數(shù)據(jù)，被編程后，它就只能專用那些數(shù)據(jù)，并且不能被再編程這種存儲器用作永久存放程序之用。通常會用于電子游戲并且不能被再編程這種存儲器用作永久存放程序之用。通常會用于電子游戲機(jī)、或電子詞典這類可翻譯語言的產(chǎn)品上

43、。機(jī)、或電子詞典這類可翻譯語言的產(chǎn)品上。1MASK ROM 2PROM3EPROM 4E2PROM 4.Flash Memory 6F-RAM7MRAM8PRAM 是一種在斷電情是一種在斷電情況下仍能保持所存儲的數(shù)據(jù)信息的存儲器，它能以況下仍能保持所存儲的數(shù)據(jù)信息的存儲器，它能以block的區(qū)塊單位進(jìn)行擦除和編程，而不是以字節(jié)為單的區(qū)塊單位進(jìn)行擦除和編程，而不是以字節(jié)為單位。區(qū)塊大小一般為位。區(qū)塊大小一般為256KB20MB。 閃存通常被用閃存通常被用來保存控制代碼，比如在個人電腦中的基本輸入來保存控制代碼，比如在個人電腦中的基本輸入/輸出輸出系統(tǒng)（系統(tǒng)（BIOS）。當(dāng)）。當(dāng)BIOS需要被改變

44、（重寫）時，閃存需要被改變（重寫）時，閃存可以寫到可以寫到block（而不是字節(jié)）大小，使它更容易被更（而不是字節(jié)）大小，使它更容易被更新。另一方面，閃存不像任意存取存儲器（新。另一方面，閃存不像任意存取存儲器（RAM）一）一樣有用，因?yàn)槿我獯嫒〈鎯ζ鞅仨毷窃谧止?jié)（而不是樣有用，因?yàn)槿我獯嫒〈鎯ζ鞅仨毷窃谧止?jié)（而不是block）水平可設(shè)定地址的。）水平可設(shè)定地址的。 1、EEPROM 可以按可以按“位位”擦寫，而擦寫，而FLASH 只能一大片一大只能一大片一大片的擦。片的擦。 2、EEPROM 一般容量都不大，如果大的話，一般容量都不大，如果大的話，EEPROM相對相對與與FLASH 就沒有價

45、格上的優(yōu)勢了。市面上賣的就沒有價格上的優(yōu)勢了。市面上賣的stand alone 的的EERPOM 一般都是在一般都是在64KBIT 以下，而以下，而FLASH 一般都是一般都是8MEG BIT 以上（以上（NOR 型）。型）。 3、讀的速度的話，應(yīng)該不是兩者的差別，只是、讀的速度的話，應(yīng)該不是兩者的差別，只是EERPOM一般一般用于低端產(chǎn)品，讀的速度不需要那么快，真要做的話，其實(shí)也用于低端產(chǎn)品，讀的速度不需要那么快，真要做的話，其實(shí)也是可以做的和是可以做的和FLASH差不多。差不多。 4、因?yàn)椤⒁驗(yàn)镋EPROM的存儲單元是兩個管子而的存儲單元是兩個管子而FLASH 是一是一個（個（SST的除外

46、，類似于兩管），的除外，類似于兩管）， 總的來說，對與用戶來說，總的來說，對與用戶來說，EEPROM和和FLASH沒有大的沒有大的區(qū)別，只是區(qū)別，只是EEPROM是低端產(chǎn)品，容量低，價格便宜，但是穩(wěn)是低端產(chǎn)品，容量低，價格便宜，但是穩(wěn)定性較定性較FLASH要好一些。要好一些。 但對于但對于EEPROM和和FLASH的設(shè)計(jì)來說，的設(shè)計(jì)來說，F(xiàn)LASH則要難的則要難的多，不論是從工藝上的還是從外圍電路設(shè)計(jì)上來說。多，不論是從工藝上的還是從外圍電路設(shè)計(jì)上來說。 閃存最先由東芝公司提出，是因?yàn)樾酒鎯ζ鲉伍W存最先由東芝公司提出，是因?yàn)樾酒鎯ζ鲉卧臄?shù)據(jù)能在一瞬間（或閃電般的）被刪除。在元的數(shù)據(jù)能在一

47、瞬間（或閃電般的）被刪除。在Fowler-Nordheim tunneling中電子刺破薄薄的一層絕中電子刺破薄薄的一層絕緣體材料，并從有聯(lián)系的每個存儲單元的浮柵移動電緣體材料，并從有聯(lián)系的每個存儲單元的浮柵移動電荷。荷。Intel提供了閃存的一種形式，在每個存儲單元保提供了閃存的一種形式，在每個存儲單元保存存2比特（而不是比特（而不是1比特），這樣能夠使存儲量翻倍而比特），這樣能夠使存儲量翻倍而沒有相應(yīng)的價格增加。沒有相應(yīng)的價格增加。 可分為可分為Self-Aligned Gate（Stack Gate）和）和Split gate兩種，前者以兩種，前者以Intel為代表，后者則被為代表，后者

48、則被Toshiba、SST（硅碟）等廠商所采用。（硅碟）等廠商所采用。 依據(jù)功能可分為依據(jù)功能可分為Code Flash（儲存程序代碼）和（儲存程序代碼）和Data Flash（儲存一般資料）。（儲存一般資料）。 動作方式有動作方式有NOR和和DINOR兩種，而兩種，而Data Flash動作方式則有動作方式則有NAND及及AND兩種，其中兩種，其中Code Flash主要以主要以NOR型為主，儲存系統(tǒng)程序代碼型為主，儲存系統(tǒng)程序代碼及小量資料，應(yīng)用于及小量資料，應(yīng)用于PC、通信移動電話、通信移動電話、PDA、STB等產(chǎn)品上；等產(chǎn)品上； 而而則是以則是以NAND型為主，用于儲存大量資料，主要應(yīng)

49、用范圍包型為主，用于儲存大量資料，主要應(yīng)用范圍包括括DSC、MP3等所需要的各式規(guī)格的小型記憶卡。等所需要的各式規(guī)格的小型記憶卡。 程序和數(shù)據(jù)可存放在同一芯片上，擁有獨(dú)立的數(shù)據(jù)總線和程序和數(shù)據(jù)可存放在同一芯片上，擁有獨(dú)立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼中讀取代碼執(zhí)行，而無需先將代碼下載至執(zhí)行，而無需先將代碼下載至RAM中再執(zhí)行。中再執(zhí)行。 由于由于NOR技術(shù)技術(shù)Flash Memory的擦除和編程速度較慢，而塊的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費(fèi)的時間很長，在純數(shù)尺寸又較大，因此擦除和編程

50、操作所花費(fèi)的時間很長，在純數(shù)據(jù)存儲和文件存儲的應(yīng)用中，據(jù)存儲和文件存儲的應(yīng)用中，NOR技術(shù)顯得力不從心。技術(shù)顯得力不從心。 以頁為單位進(jìn)行讀和編程操作，以頁為單位進(jìn)行讀和編程操作，1頁為頁為256或或512B（字節(jié)（字節(jié)）；以塊為單位進(jìn)行擦除操作，）；以塊為單位進(jìn)行擦除操作，1塊為塊為4kB、8kB或或16kB。具有。具有塊編程和塊擦除的功能，其塊擦除時間是塊編程和塊擦除的功能，其塊擦除時間是2ms；而；而NOR技術(shù)的技術(shù)的塊擦除時間達(dá)到幾百塊擦除時間達(dá)到幾百ms。 數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。且

51、不能按字節(jié)隨機(jī)編程。 芯片尺寸小，引腳少，位成本（芯片尺寸小，引腳少，位成本（bit cost）最低的固態(tài)存儲）最低的固態(tài)存儲器。器。 芯片包含有失效塊，其數(shù)目最大可達(dá)到芯片包含有失效塊，其數(shù)目最大可達(dá)到335塊（取決于存塊（取決于存儲器密度）。失效塊不會影響有效塊的性能，但需要將失效塊儲器密度）。失效塊不會影響有效塊的性能，但需要將失效塊在地址映射表中屏蔽起來。在地址映射表中屏蔽起來。項(xiàng)目項(xiàng)目NOR FlashNAND Flash特點(diǎn)特點(diǎn)芯片內(nèi)執(zhí)行芯片內(nèi)執(zhí)行系統(tǒng)系統(tǒng)RAM中中傳輸效率傳輸效率高高中中寫入寫入/擦除操作的時間擦除操作的時間5s4ms擦除器件時塊大小擦除器件時塊大小64128KB

52、832KB接口接口SRAM接口接口I/O接口接口壽命（耐用性）壽命（耐用性）十萬次十萬次一百萬次一百萬次即單層式儲存即單層式儲存 (Single Level Cell；SLC)，包括三星電子、，包括三星電子、Hynix、美光（、美光（Micron）以及東芝都）以及東芝都是此技術(shù)使用者是此技術(shù)使用者 .多層式儲存（多層式儲存（Multi Level Cell；MLC)，目前有東芝、，目前有東芝、Renesas、三星使用，英飛凌（、三星使用，英飛凌（Infineon）與）與Saifun Semiconductors合資利用合資利用NROM技技術(shù)所共同開發(fā)的多位儲存（術(shù)所共同開發(fā)的多位儲存（Mult

53、i Bit Cell；MBC）。）。 MLC是英特爾（是英特爾（Intel）在）在1997年年9月最先開發(fā)成功的，其作用是將月最先開發(fā)成功的，其作用是將兩個位的信息存入一個浮動?xùn)牛▋蓚€位的信息存入一個浮動?xùn)牛‵loating Gate，閃存存儲單元中存放電荷的，閃存存儲單元中存放電荷的部分），然后利用不同電位（部分），然后利用不同電位（Level）的電荷，透過內(nèi)存儲存格的電壓控制）的電荷，透過內(nèi)存儲存格的電壓控制精準(zhǔn)讀寫，假設(shè)以精準(zhǔn)讀寫，假設(shè)以4種電壓控制、種電壓控制、1個晶體管可存取個晶體管可存取2 bits 的數(shù)據(jù)，若是控制的數(shù)據(jù)，若是控制8種電壓就可以存取種電壓就可以存取3 bits 的

54、數(shù)據(jù)，使的數(shù)據(jù)，使Flash 的容量大幅提升，類似的容量大幅提升，類似Rambus的的QRSL技術(shù)，通過精確控制浮動?xùn)派系碾姾蓴?shù)量，使其呈現(xiàn)出技術(shù)，通過精確控制浮動?xùn)派系碾姾蓴?shù)量，使其呈現(xiàn)出4種不同的存儲種不同的存儲狀態(tài)，每種狀態(tài)代表兩個二進(jìn)制數(shù)值（從狀態(tài)，每種狀態(tài)代表兩個二進(jìn)制數(shù)值（從00到到11）。）。 當(dāng)然不光是當(dāng)然不光是NOR型閃存在使用，東芝在型閃存在使用，東芝在2003年年2月推出第一款月推出第一款MLC型的型的NAND Flash，并接續(xù)，并接續(xù)2004年年4月推出采用月推出采用MLC技術(shù)的技術(shù)的4Gbit與與8Gbit NAND Flash，顯然這對于本來就以容量見長的，顯然這

55、對于本來就以容量見長的NAND閃存更是如虎添翼。根據(jù)閃存更是如虎添翼。根據(jù)Semiconductor Insights研究，東芝利用研究，東芝利用90nm MLC技術(shù)所開發(fā)出來的技術(shù)所開發(fā)出來的4Gb，其其die面積為面積為 144 mm2。 SLC技術(shù)與技術(shù)與EEPROM相同，但在浮置閘極相同，但在浮置閘極(Floating gate)與源極與源極(Source gate)之中的氧化薄膜更之中的氧化薄膜更薄，其數(shù)據(jù)的寫入是透過對浮置閘極的電荷加電壓，薄，其數(shù)據(jù)的寫入是透過對浮置閘極的電荷加電壓，然后可以透過源極，即可將所儲存的電荷消除，藉由然后可以透過源極，即可將所儲存的電荷消除，藉由這樣的

56、方式，便可儲存這樣的方式，便可儲存1個個信息位，這種技術(shù)的單一個個信息位，這種技術(shù)的單一位細(xì)胞方式能提供快速的程序編程與讀取，不過此技位細(xì)胞方式能提供快速的程序編程與讀取，不過此技術(shù)受限于低硅效率術(shù)受限于低硅效率(Silicon efficiency)的問題，必須要的問題，必須要藉由較先進(jìn)的流程強(qiáng)化技術(shù)藉由較先進(jìn)的流程強(qiáng)化技術(shù)(Process enhancements)，才能向上提升才能向上提升SLC制程技術(shù)。制程技術(shù)。 SLC架構(gòu)是架構(gòu)是0和和1兩個充電值，而兩個充電值，而MLC架構(gòu)可以一次儲存架構(gòu)可以一次儲存4個以上的充電值，因此個以上的充電值，因此MLC架構(gòu)可以有比較好的儲存密度，再架構(gòu)

57、可以有比較好的儲存密度，再加上可利用比較老舊的生產(chǎn)程備來提高產(chǎn)品的容量，而無須額加上可利用比較老舊的生產(chǎn)程備來提高產(chǎn)品的容量，而無須額外投資生產(chǎn)設(shè)備，可以享有成本與良率的優(yōu)勢。外投資生產(chǎn)設(shè)備，可以享有成本與良率的優(yōu)勢。 至于存取速度，至于存取速度，SLC架構(gòu)比架構(gòu)比MLC架構(gòu)要快速三倍以上，加架構(gòu)要快速三倍以上，加上上MLC架構(gòu)對于電力的消耗較多，因此使用者若是考慮長久使架構(gòu)對于電力的消耗較多，因此使用者若是考慮長久使用、安全儲存數(shù)據(jù)以及高速的存取速度等要求，恐怕會改采用用、安全儲存數(shù)據(jù)以及高速的存取速度等要求，恐怕會改采用SLC架構(gòu)。架構(gòu)。 MLC架構(gòu)理論上只能承受約架構(gòu)理論上只能承受約1萬

58、次的數(shù)據(jù)寫入萬次的數(shù)據(jù)寫入，而，而SLC架構(gòu)可承受約架構(gòu)可承受約10萬次，是萬次，是MLC的的10倍。倍。 MLC技術(shù)并非一家廠商壟斷，像東芝（技術(shù)并非一家廠商壟斷，像東芝（Toshiba）已生產(chǎn)了好幾代）已生產(chǎn)了好幾代MLC架構(gòu)架構(gòu)NAND閃閃 存，包括前不久存，包括前不久宣布和美國宣布和美國SanDisk公司共同開發(fā)的采用最先進(jìn)公司共同開發(fā)的采用最先進(jìn)56nm工藝的工藝的16Gb（2gigabyte）和）和 8Gb（1gigabyte）MLC NAND閃存，閃存，16Gb是單芯片的業(yè)內(nèi)最大容量。是單芯片的業(yè)內(nèi)最大容量。 SLC技術(shù)被開發(fā)的年頭遠(yuǎn)早于技術(shù)被開發(fā)的年頭遠(yuǎn)早于MLC技術(shù)，與之相技

59、術(shù)，與之相 匹配的控制芯片技術(shù)匹配的控制芯片技術(shù)上已經(jīng)非常成熟，上已經(jīng)非常成熟，SLC產(chǎn)品數(shù)據(jù)寫入速度最快能達(dá)到產(chǎn)品數(shù)據(jù)寫入速度最快能達(dá)到9664KB/s（ KISS KS900），讀取速度最快能達(dá)到），讀取速度最快能達(dá)到13138KB/s（ mobiBLU DAH-1700），）， 而同而同樣在高速樣在高速USB2.0接口協(xié)議下寫入速度最慢的還不足接口協(xié)議下寫入速度最慢的還不足1500KB/s，讀取速度最，讀取速度最慢的也沒有超過慢的也沒有超過2000KB/s。都是。都是SLC閃存芯片，都是高速閃存芯片，都是高速 USB2.0接口協(xié)議接口協(xié)議，為什么差別會如此大。一位業(yè)內(nèi)資深設(shè)計(jì)師的答案是閃

60、存控制芯片效能低，為什么差別會如此大。一位業(yè)內(nèi)資深設(shè)計(jì)師的答案是閃存控制芯片效能低，且與閃存之間的兼容性不好，這類產(chǎn)品不僅速，且與閃存之間的兼容性不好，這類產(chǎn)品不僅速 度慢而且在數(shù)據(jù)操作時出錯度慢而且在數(shù)據(jù)操作時出錯的概率也大。這個問題在的概率也大。這個問題在MLC閃存剛投入市場時同樣也困擾著閃存剛投入市場時同樣也困擾著MLC技術(shù)的技術(shù)的發(fā)展，好在去年發(fā)展，好在去年12月我們終于看到了曙光。這就是擎泰科月我們終于看到了曙光。這就是擎泰科 技（技（Skymedi Corporation）為我們帶來的新一代高速）為我們帶來的新一代高速USB2.0控制芯片控制芯片SK6281及及SD 2.0/MMC