實驗四四位二進制同步計數(shù)器_第1頁
實驗四四位二進制同步計數(shù)器_第2頁
實驗四四位二進制同步計數(shù)器_第3頁
實驗四四位二進制同步計數(shù)器_第4頁
實驗四四位二進制同步計數(shù)器_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗四 四位二進制同步計數(shù)器一、 目的:1. 能了解四位元二進制同步計數(shù)器的設(shè)計原理及其特性。2. 能設(shè)計一個四位元二進制同步計數(shù)器。3. 能自行以CPLD數(shù)位發(fā)展實驗系統(tǒng)驗證所設(shè)計電路的正確性。二、電路圖：三、實驗器配置圖：四、實驗步驟與畫面：1建立一個名為count16.vhd的新文件，并在Quartus文字編輯器中,以VHDL語言來設(shè)計程式，圖為四位二進制計數(shù)器的代碼。其中clk為時鐘端口，為異步清零端，為計數(shù)輸出端口，為進位輸出端口。2.存儲、檢查及編譯。3創(chuàng)建元件符號。.創(chuàng)建波形文件，設(shè)定合適的端口信號，仿真元件的波形。觀察波形圖可以看出當(dāng)芯片可以實現(xiàn)進制計數(shù)功能。五、相關(guān)說明： 1

2、.同步計數(shù)器的意義是將所有正反器的時脈連接在一起，當(dāng)時脈進來時，所有的正反器同時被觸發(fā)而動作，因此傳遞延遲時間就可以大為縮短，計數(shù)的速度就會增快。 2.我們可以利用MAX+plus的Timing Analyzer來比較同步計數(shù)器與非同步計數(shù)器(單元十)的傳遞延遲狀況，圖U12-3(a)與圖U12-3(b)為分析所得結(jié)果，從圖中可以發(fā)現(xiàn)，同步計數(shù)器從時脈輸入到各級的輸出，其傳遞延遲時間皆相同，而非同步計數(shù)器則越到后級傳遞延遲時間越長。3.圖U12-2的程式設(shè)計方法，也可以改用D型正反器來設(shè)計，如圖U12-4所示，您可以發(fā)現(xiàn)此種設(shè)計同步計數(shù)器的方法較簡潔。4.若要將圖U12-4改成下數(shù)計數(shù)器，只要

3、將敘述ff.d=ff.q+1；改成ff.d=ff.q-l；即可。5.圖U12-5為四位元含致能及清除的模10上下數(shù)計數(shù)器，其中的設(shè)計重點為： (1)為了能在高頻計數(shù)電路應(yīng)用，本電路的清除方式采同步清除式設(shè)計，并不利用正反器本身的elrn腳，而是當(dāng)clr腳輸入為鬲態(tài)時，令所有正反器的D輸入腳為o，達到清除的目的。 (2)程式中使用了巢狀的IF THEN敘述，須注意每一層的IF THEN、 ELSIF、ELSE及END IF的對應(yīng)，不要弄亂了，否則會很麻煩。6.圖U12-5的程式，可以建成一個符號檔(如圖U12-6)，以供以后設(shè)計多位數(shù)的計數(shù)器時使用。六、自我練習(xí) 問題1：請將圖U12-4改成下數(shù)計數(shù)器，并利用CPLD實驗系統(tǒng)驗證結(jié) 果是否正確。 問

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論