第二章邏輯門電路

1、第第二章二章 邏輯門電路邏輯門電路 內(nèi)容概述內(nèi)容概述 第一節(jié)第一節(jié) 標(biāo)準(zhǔn)標(biāo)準(zhǔn)TTL與非門與非門 第二節(jié)第二節(jié) 其它類型其它類型TTL門電路門電路 第三節(jié)第三節(jié) ECL邏輯門電路邏輯門電路 第四節(jié)第四節(jié) I2 L邏輯門電路邏輯門電路 第五節(jié)第五節(jié) NMOS邏輯門電路邏輯門電路 第六節(jié)第六節(jié) CMOS邏輯門電路邏輯門電路 第七節(jié)第七節(jié) 邏輯門的接口電路邏輯門的接口電路 小結(jié)小結(jié)內(nèi)容概述內(nèi)容概述雙極型集成邏輯門雙極型集成邏輯門MOS集成邏輯門集成邏輯門集集成成邏邏輯輯門門按器件類型分按器件類型分按集成度分按集成度分SSI：100個(gè)等效門個(gè)等效門MSI：103個(gè)等效門個(gè)等效門LSI ：104個(gè)等效門個(gè)

2、等效門VLSI：104個(gè)以上等效門個(gè)以上等效門本章內(nèi)容：本章內(nèi)容： 集成邏輯門的基本結(jié)構(gòu)、工作原理；集成邏輯門的基本結(jié)構(gòu)、工作原理； 集成邏輯門的外部特性、參數(shù)及其接口電路。集成邏輯門的外部特性、參數(shù)及其接口電路。TTL、ECLI2L、HTLPMOSNMOSCMOS第一節(jié)第一節(jié) 標(biāo)準(zhǔn)標(biāo)準(zhǔn)TTL與非門與非門 TTL與非門電路組成與非門電路組成 TTL與非門工作原理與非門工作原理 TTL與非門工作速度與非門工作速度 TTL與非門外特性及主要參數(shù)與非門外特性及主要參數(shù) TTL標(biāo)準(zhǔn)與非門的改進(jìn)型標(biāo)準(zhǔn)與非門的改進(jìn)型 TTL集成電路產(chǎn)品集成電路產(chǎn)品TTL與非門電路組成與非門電路組成 輸出級(jí)由輸出級(jí)由D3、

3、T4、T5和電阻和電阻R4組成。組成。T4與與T5組成推拉式輸出組成推拉式輸出結(jié)構(gòu)，具有較強(qiáng)的負(fù)載能力。結(jié)構(gòu)，具有較強(qiáng)的負(fù)載能力。 輸入級(jí)由多發(fā)射輸入級(jí)由多發(fā)射極晶體管極晶體管T1、二極管二極管D1、D2和電阻和電阻R1組成組成。實(shí)現(xiàn)輸入變量。實(shí)現(xiàn)輸入變量A、B的與運(yùn)算。的與運(yùn)算。 中間級(jí)由中間級(jí)由T2、R2和和R3組成。組成。T2的集電極的集電極C2和發(fā)射極和發(fā)射極E2分別分別提供兩個(gè)相位相反的電壓信號(hào)。提供兩個(gè)相位相反的電壓信號(hào)。TTL與非門工作原理與非門工作原理 輸入端至少有一個(gè)輸入端至少有一個(gè)（設(shè)（設(shè)A端）接低電平：端）接低電平：0.3V3.6V1V3.6VT1管管:A端發(fā)射結(jié)導(dǎo)通，端

4、發(fā)射結(jié)導(dǎo)通，UB1 = UA + UBE1 = 1V，其它發(fā)射結(jié)反偏截止。其它發(fā)射結(jié)反偏截止。 （5-0.7-0.7）V = 3.6V因?yàn)橐驗(yàn)閁B1 =1V, 所以所以 T2、T5截止截止, UC2Ucc=5V。 T4：工作在放大狀態(tài)工作在放大狀態(tài)5V3D4be2RCCOH UUUUU電路輸出高電平：電路輸出高電平： 輸入端全接高電平：輸入端全接高電平：3.6V2.1V0.3VT1:UB1= UBC1+UBE2+UBE5 = 0.7V3 = 2.1V電路輸出低電平：電路輸出低電平：UOL = 0.3V3.6VT1：發(fā)射結(jié)反偏，集電發(fā)射結(jié)反偏，集電極正偏，工作在倒置放正偏，工作在倒置放大狀態(tài)且大

5、狀態(tài)且T2 、T5導(dǎo)通。導(dǎo)通。T2：工作在工作在飽和狀態(tài)飽和狀態(tài)T4：UC2 = UCES2 + UBE5 1V，T4截止。截止。T5：處于處于深飽和狀態(tài)深飽和狀態(tài)TTL與非門工作原理與非門工作原理 輸入端全接高電平，輸入端全接高電平，輸出為低電平。輸出為低電平。 輸入端至少有一個(gè)接輸入端至少有一個(gè)接低電平時(shí)，輸出為高低電平時(shí)，輸出為高電平。電平。 由由此可見(jiàn)，電路的此可見(jiàn)，電路的輸出與輸入之間滿足輸出與輸入之間滿足與非邏輯關(guān)系：與非邏輯關(guān)系：BAFTTL與非門工作原理與非門工作原理T1：倒置放大狀態(tài)倒置放大狀態(tài)T2：飽和狀態(tài)飽和狀態(tài)T4：截止?fàn)顟B(tài)截止?fàn)顟B(tài)T5：深度飽和狀態(tài)深度飽和狀態(tài)T1：深

6、度飽和狀態(tài)深度飽和狀態(tài)T2：截止?fàn)顟B(tài)截止?fàn)顟B(tài)T4：放大狀態(tài)放大狀態(tài)T5：截止?fàn)顟B(tài)截止?fàn)顟B(tài)TTLTTL與非門工作速度與非門工作速度存在的問(wèn)題：存在的問(wèn)題：一是與非門內(nèi)部晶體管工作在飽和狀態(tài)對(duì)一是與非門內(nèi)部晶體管工作在飽和狀態(tài)對(duì)電路開(kāi)關(guān)速度產(chǎn)生影響，二是與非門輸出端接容性負(fù)載電路開(kāi)關(guān)速度產(chǎn)生影響，二是與非門輸出端接容性負(fù)載時(shí)對(duì)工作速度產(chǎn)生影響。時(shí)對(duì)工作速度產(chǎn)生影響。 采取的措施：采取的措施：1. 采用多發(fā)射極晶體管采用多發(fā)射極晶體管T1，加速加速T2管脫離飽和狀態(tài)。管脫離飽和狀態(tài)。 2. T4和和T5同時(shí)導(dǎo)通，加速同時(shí)導(dǎo)通，加速T5管脫離飽和狀態(tài)。管脫離飽和狀態(tài)。 3. 降低與非門的輸出電阻，減小

7、對(duì)負(fù)載電容的充電時(shí)間。降低與非門的輸出電阻，減小對(duì)負(fù)載電容的充電時(shí)間。 TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù) 外特性：外特性：指的是電路在外部表現(xiàn)出來(lái)的各種特性。指的是電路在外部表現(xiàn)出來(lái)的各種特性。掌握器件的外特性及其主要參數(shù)是用戶正確使用、維護(hù)掌握器件的外特性及其主要參數(shù)是用戶正確使用、維護(hù)和設(shè)計(jì)電路的重要依據(jù)。和設(shè)計(jì)電路的重要依據(jù)。 介紹手冊(cè)中常見(jiàn)的特性曲線及其主要參數(shù)。介紹手冊(cè)中常見(jiàn)的特性曲線及其主要參數(shù)。 TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)（一）（一）電壓傳輸特性電壓傳輸特性 TTL與非門輸入電壓與非門輸入電壓UI與輸出電壓與輸出電壓UO之間的關(guān)系

8、曲線，之間的關(guān)系曲線，即即 UO = f（UI）。）。截 止 區(qū) ： 當(dāng)截 止 區(qū) ： 當(dāng) UI 0 . 6 V ，Ub11.3V時(shí)，時(shí)，T2、T5截止，截止，輸出高電平輸出高電平UOH = 3.6V。線性區(qū)：當(dāng)線性區(qū)：當(dāng)0.6VUI1.3V，0.7VU b21.4V時(shí)，時(shí)，T2導(dǎo)通，導(dǎo)通，T5仍截止，仍截止，UC2隨隨Ub2升高而下降，升高而下降，經(jīng)經(jīng)T4射隨器使射隨器使UO下降。下降。轉(zhuǎn)折區(qū)：轉(zhuǎn)折區(qū)：當(dāng)當(dāng)UI1.3V時(shí)，時(shí)，輸入電壓略微升高，輸出輸入電壓略微升高，輸出電壓急劇下降，因?yàn)殡妷杭眲∠陆担驗(yàn)門2、T4、T5均處于放大狀態(tài)。均處于放大狀態(tài)。飽和區(qū)：飽和區(qū)：UI繼續(xù)升高，繼續(xù)升高，

9、T1進(jìn)入進(jìn)入倒置工作狀態(tài)倒置工作狀態(tài)Ub1=2.1V，此時(shí)此時(shí)T2、T5飽和，飽和，T4截止，輸出低電平截止，輸出低電平UOL = 0.3V ，且且UO不隨不隨UI的增的增大而變化。大而變化。 ABCDETTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù) 根據(jù)電壓傳輸特性，可以求出根據(jù)電壓傳輸特性，可以求出TTL與非門幾個(gè)重要參數(shù)：與非門幾個(gè)重要參數(shù)：輸出高電平輸出高電平UOH和輸出低電平和輸出低電平UOL 、閾值電壓、閾值電壓UTH、開(kāi)門電平、開(kāi)門電平UON和關(guān)門電平和關(guān)門電平UOFF 、噪聲容限等。、噪聲容限等。1.輸出高電平輸出高電平UOH和輸出低電平和輸出低電平UOL ： AB段所

10、對(duì)應(yīng)的輸出電壓為段所對(duì)應(yīng)的輸出電壓為UOH 。DE段所段所對(duì)應(yīng)的輸出電壓為對(duì)應(yīng)的輸出電壓為UOL。一般要求一般要求UOH3V，UOL0.4V 。3. 開(kāi)門電平開(kāi)門電平UON：開(kāi)門電平開(kāi)門電平UON也稱輸入高電平電壓也稱輸入高電平電壓UIH，指指的是輸出電平的是輸出電平UO =0.3V時(shí)，允許輸入高電時(shí)，允許輸入高電平的最小值。平的最小值。UON典型值為典型值為1.4V，一般產(chǎn)一般產(chǎn)品要求品要求UON1.8V。4. 關(guān)門電平關(guān)門電平UOFF ：關(guān)門電平關(guān)門電平UOFF也稱輸入低電平電壓也稱輸入低電平電壓UIL，指的是在保證輸出電壓為額定高電平指的是在保證輸出電壓為額定高電平UOH的的90%時(shí)，允

11、許輸入低電平的最大值。一時(shí)，允許輸入低電平的最大值。一般產(chǎn)品要求般產(chǎn)品要求UOFF0.8V。2. 閾值電壓閾值電壓UTH：CD段中點(diǎn)所對(duì)應(yīng)的輸入電壓稱為閾值電段中點(diǎn)所對(duì)應(yīng)的輸入電壓稱為閾值電壓壓UTH，也稱門檻電壓。也稱門檻電壓。UTH=1.31.4V。低電平噪聲容限低電平噪聲容限U NL：高電平噪聲容限高電平噪聲容限U NH：5. 噪聲容限噪聲容限TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)OLOFFNL UUUONOHNHUU U噪聲容限表示門電路抗干擾能力的參數(shù)。噪聲容限表示門電路抗干擾能力的參數(shù)。 （二）（二）輸入特性輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即輸入電流與輸入

12、電壓之間的關(guān)系曲線，即II = f（UI）。）。1. 1. 輸入短路電流輸入短路電流IIS（輸入低電平電流輸入低電平電流IIL）當(dāng)當(dāng)UIL = 0V時(shí)由輸入端流出的電流。時(shí)由輸入端流出的電流。2. 2. 輸入漏電流輸入漏電流IIH（輸入高電平電流）輸入高電平電流） 指一個(gè)輸入端接高電平，其余輸入端接低電平，流入指一個(gè)輸入端接高電平，其余輸入端接低電平，流入該輸入端的電流，約該輸入端的電流，約10AA左右。左右。TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)mA11mA4000705 1BE1CCIS.RUUI假定輸入電流假定輸入電流II流入流入T1發(fā)射極發(fā)射極時(shí)方向?yàn)檎粗疄樨?fù)。時(shí)方

13、向?yàn)檎?，反之為?fù)。前級(jí)驅(qū)動(dòng)門導(dǎo)通時(shí)，前級(jí)驅(qū)動(dòng)門導(dǎo)通時(shí)，IIS將灌入將灌入前級(jí)門，稱為灌電流負(fù)載。前級(jí)門，稱為灌電流負(fù)載。前級(jí)驅(qū)動(dòng)門截止時(shí)，前級(jí)驅(qū)動(dòng)門截止時(shí)， IIH從前級(jí)從前級(jí)門流出，稱為拉電流負(fù)載。門流出，稱為拉電流負(fù)載。 TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)（三）（三）輸入負(fù)載特性輸入負(fù)載特性 UI在一定范圍內(nèi)會(huì)隨著在一定范圍內(nèi)會(huì)隨著Ri的增加而升高，形成的增加而升高，形成Ui = f（Ri）變化曲線，稱為輸入負(fù)載特性。變化曲線，稱為輸入負(fù)載特性。 若要使與非門穩(wěn)定在若要使與非門穩(wěn)定在截止?fàn)顟B(tài)，輸出高電平，截止?fàn)顟B(tài)，輸出高電平，應(yīng)選擇應(yīng)選擇RiROFF。 若要保證與非門可

14、靠若要保證與非門可靠導(dǎo)通，輸出低電平，應(yīng)選導(dǎo)通，輸出低電平，應(yīng)選擇擇RiRON。TTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)（四）功耗（四）功耗 功耗有靜態(tài)功耗和動(dòng)態(tài)功耗之分。功耗有靜態(tài)功耗和動(dòng)態(tài)功耗之分。 動(dòng)態(tài)功耗指的是電路發(fā)生轉(zhuǎn)換時(shí)的功耗。動(dòng)態(tài)功耗指的是電路發(fā)生轉(zhuǎn)換時(shí)的功耗。 靜態(tài)功耗指的是電路沒(méi)有發(fā)生轉(zhuǎn)換時(shí)的功耗。靜態(tài)功耗有靜態(tài)功耗指的是電路沒(méi)有發(fā)生轉(zhuǎn)換時(shí)的功耗。靜態(tài)功耗有空載導(dǎo)通功耗空載導(dǎo)通功耗PON和空載截止功耗和空載截止功耗POFF兩個(gè)參數(shù)。兩個(gè)參數(shù)。 1. 空載導(dǎo)通功耗空載導(dǎo)通功耗PON指的是輸出端開(kāi)路、輸入端全部懸空指的是輸出端開(kāi)路、輸入端全部懸空、與非門導(dǎo)通時(shí)的功耗

15、。標(biāo)準(zhǔn)、與非門導(dǎo)通時(shí)的功耗。標(biāo)準(zhǔn)TTL芯片芯片PON 50mW。 2. 空載截止功耗空載截止功耗POFF指的是輸出端開(kāi)路、輸入端接地、與指的是輸出端開(kāi)路、輸入端接地、與非門截止時(shí)的功耗。標(biāo)準(zhǔn)非門截止時(shí)的功耗。標(biāo)準(zhǔn)TTL芯片芯片POFF25mW。 1.扇入系數(shù)扇入系數(shù)NI是指合格輸入端的個(gè)數(shù)。是指合格輸入端的個(gè)數(shù)。 2.扇出系數(shù)扇出系數(shù)NO表示門電路帶負(fù)載能力的大小，表示門電路帶負(fù)載能力的大小，NO表示可表示可驅(qū)動(dòng)同類門的個(gè)數(shù)。驅(qū)動(dòng)同類門的個(gè)數(shù)。NO分為兩種情況，一是灌電流負(fù)載分為兩種情況，一是灌電流負(fù)載NOL，二是拉電流負(fù)載二是拉電流負(fù)載NOH。NO=min（NOL，NOH）。）。 IOLma

16、x為驅(qū)動(dòng)門的最大允許灌電流，為驅(qū)動(dòng)門的最大允許灌電流，IIL是一個(gè)負(fù)載門灌是一個(gè)負(fù)載門灌入本級(jí)的電流。入本級(jí)的電流。 IOHmax為驅(qū)動(dòng)門的最大允許拉電流，為驅(qū)動(dòng)門的最大允許拉電流，IIH是負(fù)是負(fù)載門高電平輸入電流。載門高電平輸入電流。 （五）（五）扇入系數(shù)扇入系數(shù)NI和扇出系數(shù)和扇出系數(shù)NOTTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù)IHOHmaxOH/IINILOLmaxOL/IIN（六）（六）平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間t tpdpd：2 PHLPLHpdtttTTL與非門的外特性及主要參數(shù)與非門的外特性及主要參數(shù) 平均傳輸延遲時(shí)間是表示門電

17、路開(kāi)關(guān)速度的參數(shù)，它是指平均傳輸延遲時(shí)間是表示門電路開(kāi)關(guān)速度的參數(shù)，它是指門電路在輸入脈沖波形的作用下，輸出波形相對(duì)于輸入波形延門電路在輸入脈沖波形的作用下，輸出波形相對(duì)于輸入波形延遲了多少時(shí)間。遲了多少時(shí)間。 導(dǎo)通延遲時(shí)間導(dǎo)通延遲時(shí)間t tPHLPHL ：輸輸入波形上升沿的入波形上升沿的50%50%幅值處幅值處到輸出波形下降沿到輸出波形下降沿50% 50% 幅值幅值處所需要的時(shí)間。處所需要的時(shí)間。 截止延遲時(shí)間截止延遲時(shí)間t tPLHPLH：從輸從輸入波形下降沿入波形下降沿50% 50% 幅值處到幅值處到輸出波形上升沿輸出波形上升沿50% 50% 幅值處幅值處所需要的時(shí)間。所需要的時(shí)間。 通

18、常通常t tPLHPLHt tPHLPHL，t tpdpd越越小，電路的開(kāi)關(guān)速度越高。小，電路的開(kāi)關(guān)速度越高。一般一般t tpdpd=10ns=10ns40ns40ns。TTL標(biāo)準(zhǔn)與非門的改進(jìn)型標(biāo)準(zhǔn)與非門的改進(jìn)型（一）高速系列（一）高速系列（74H系列）系列） 高速高速74H系列電路對(duì)標(biāo)準(zhǔn)系列電路對(duì)標(biāo)準(zhǔn)74系列電路進(jìn)行了兩項(xiàng)改進(jìn)：系列電路進(jìn)行了兩項(xiàng)改進(jìn)： 一是在輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)，將輸出級(jí)的一是在輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)，將輸出級(jí)的 T4用復(fù)合管用復(fù)合管T3和和T4代替，減小門電路輸出高電平時(shí)的輸出電阻，提高對(duì)容代替，減小門電路輸出高電平時(shí)的輸出電阻，提高對(duì)容性負(fù)載的充電速度。性負(fù)載的充電速

19、度。 二是降低電路中所有電二是降低電路中所有電阻的阻值，加速三極管的開(kāi)阻的阻值，加速三極管的開(kāi)關(guān)速度。關(guān)速度。 74H系列門電路的傳輸系列門電路的傳輸時(shí)間比時(shí)間比74系列減小了一半，系列減小了一半，但是由于電源電流的增大，但是由于電源電流的增大，電路的功耗變大。電路的功耗變大。TTL標(biāo)準(zhǔn)與非門的改進(jìn)型標(biāo)準(zhǔn)與非門的改進(jìn)型（二）肖特基系列（二）肖特基系列（74S系列）系列）肖特基肖特基7474S S系列與標(biāo)準(zhǔn)系列與標(biāo)準(zhǔn)74系列相比有兩點(diǎn)改進(jìn)。系列相比有兩點(diǎn)改進(jìn)。一是增加了有源泄放電路代替一是增加了有源泄放電路代替T2射極電阻射極電阻R3。 二是將標(biāo)準(zhǔn)門電路中所二是將標(biāo)準(zhǔn)門電路中所有可能工作在飽和區(qū)

20、的晶體有可能工作在飽和區(qū)的晶體管都用肖特基三極管代替。管都用肖特基三極管代替。 由由T6、R6和和R3構(gòu)成的有源構(gòu)成的有源泄放電路來(lái)代替原泄放電路來(lái)代替原T2射極電阻射極電阻R3。一是提高工作速度，二是一是提高工作速度，二是提高抗干擾能力。提高抗干擾能力。 工作速度和抗干擾能力提工作速度和抗干擾能力提高。一般高。一般7474S S系列電路的系列電路的t tpdpd小小于于1010nsns。 TTL標(biāo)準(zhǔn)與非門的改進(jìn)型標(biāo)準(zhǔn)與非門的改進(jìn)型（三）低功耗肖特基系列（三）低功耗肖特基系列（74LS系列）系列） 74LS系列與標(biāo)準(zhǔn)系列與標(biāo)準(zhǔn)74系列相比，電路有多項(xiàng)改進(jìn)措施系列相比，電路有多項(xiàng)改進(jìn)措施, ,以

21、達(dá)到以達(dá)到縮短傳輸延遲時(shí)間、降低功耗的目的。縮短傳輸延遲時(shí)間、降低功耗的目的。 74LS系列具有較小的延系列具有較小的延遲遲- -功耗積，具有較好的綜合性能。功耗積，具有較好的綜合性能。 為降低功耗，提高電路為降低功耗，提高電路各電阻的阻值各電阻的阻值,將電阻將電阻R5原接原接地端改接到輸出端，減小地端改接到輸出端，減小T3導(dǎo)通時(shí)電阻導(dǎo)通時(shí)電阻R5上的功耗。上的功耗。 為縮短傳輸延遲時(shí)間，為縮短傳輸延遲時(shí)間，用肖特基管和有源泄放電路用肖特基管和有源泄放電路；還將輸入級(jí)的多發(fā)射極管；還將輸入級(jí)的多發(fā)射極管改用改用SBD代替。代替。TTL集成電路產(chǎn)品集成電路產(chǎn)品系系 列列名名 稱稱特特 點(diǎn)點(diǎn)54/

22、74系列系列TTL通用標(biāo)準(zhǔn)系列通用標(biāo)準(zhǔn)系列TTL最早產(chǎn)品，中速器件，目前仍使用。最早產(chǎn)品，中速器件，目前仍使用。54H/74H系列系列TTL快速系列快速系列74系列改進(jìn)型，速度較系列改進(jìn)型，速度較74系列高，功耗大。系列高，功耗大。54S/74S系列系列TTL肖特基系列肖特基系列采用肖特基晶體管和有源泄放回路，速度高采用肖特基晶體管和有源泄放回路，速度高，品種較，品種較74LS系列少。系列少。54LS/74LS系列系列TTL低功耗肖特基低功耗肖特基系列系列目前主要應(yīng)用的產(chǎn)品，品種齊全，價(jià)格低廉目前主要應(yīng)用的產(chǎn)品，品種齊全，價(jià)格低廉。54AS/74AS系列系列TTL先進(jìn)的肖特基先進(jìn)的肖特基系列系

23、列74S系列的改進(jìn)產(chǎn)品，速度和功耗得到改進(jìn)。系列的改進(jìn)產(chǎn)品，速度和功耗得到改進(jìn)。54ALS/74ALS系列系列TTL先進(jìn)的低功耗先進(jìn)的低功耗肖特基系列肖特基系列74LS系列的改進(jìn)產(chǎn)品，速度和功耗有較大改系列的改進(jìn)產(chǎn)品，速度和功耗有較大改進(jìn)，但品種少，價(jià)格略高。進(jìn)，但品種少，價(jià)格略高。54F/74F系列系列TTL高速系列高速系列與與74ALS及及74AS產(chǎn)品相當(dāng)，屬高速型產(chǎn)品，產(chǎn)品相當(dāng)，屬高速型產(chǎn)品，品種較少。品種較少。第二節(jié)第二節(jié) 其它類型其它類型TTL門電路門電路 集電極開(kāi)路門（集電極開(kāi)路門（OC門）門） 三態(tài)輸出邏輯門（三態(tài)輸出邏輯門（TSL門）門） 或非門、與或非門和異或門或非門、與或非

24、門和異或門 集電極開(kāi)路門（集電極開(kāi)路門（OC門）門）10普通普通TTL門輸出端并聯(lián)出現(xiàn)的問(wèn)題門輸出端并聯(lián)出現(xiàn)的問(wèn)題 兩個(gè)兩個(gè)TTL與非門輸出端直與非門輸出端直接并聯(lián)，設(shè)門接并聯(lián)，設(shè)門1輸出高電平、門輸出高電平、門2輸出低電平，則產(chǎn)生一個(gè)大電流。輸出低電平，則產(chǎn)生一個(gè)大電流。 門門1輸出高電輸出高電平，平， T4導(dǎo)通、導(dǎo)通、T5截止。截止。 門門2輸出低輸出低電平，電平， T5導(dǎo)通。導(dǎo)通。1.抬高門抬高門2輸出低電平；輸出低電平；2.會(huì)因功耗過(guò)大損壞門電路。會(huì)因功耗過(guò)大損壞門電路。注：注：普通普通TTL輸出端不能直接輸出端不能直接并聯(lián)使用。并聯(lián)使用。 UCC門門1的的R5、T4門門2的的T5 產(chǎn)

25、生一個(gè)大電流。產(chǎn)生一個(gè)大電流。 （一）一）OC門的電路結(jié)構(gòu)門的電路結(jié)構(gòu) 當(dāng)輸入端全為高當(dāng)輸入端全為高電平時(shí)，電平時(shí)，T2、T5導(dǎo)通，導(dǎo)通，輸出輸出F為低電平；為低電平； 輸入端有一個(gè)為輸入端有一個(gè)為低電平時(shí)，低電平時(shí)，T2、T5截截止，輸出止，輸出F高電平接高電平接近電源電壓近電源電壓UC。 OC門實(shí)現(xiàn)與非邏門實(shí)現(xiàn)與非邏輯功能。輯功能。集電極開(kāi)路門（集電極開(kāi)路門（OC門）門）輸出低電平輸出低電平0.3V高電平為高電平為UC（530V）ABF 邏輯符號(hào)：邏輯符號(hào)：RLUC集電極開(kāi)路與非門（集電極開(kāi)路與非門（OC門）門）（二）二）OC 門實(shí)現(xiàn)線與邏輯門實(shí)現(xiàn)線與邏輯21 FFF_CDAB_CDAB負(fù)

26、載電阻負(fù)載電阻RL的選擇的選擇（自學(xué)，且為考（自學(xué)，且為考試內(nèi)容。）試內(nèi)容。）集電極開(kāi)路門（集電極開(kāi)路門（OC門）門）相當(dāng)于與邏輯相當(dāng)于與邏輯FRLUC等效邏輯符號(hào)等效邏輯符號(hào)（三）三）OC門應(yīng)用門應(yīng)用-電平轉(zhuǎn)換器電平轉(zhuǎn)換器 OC 門需外接電阻，所以電源門需外接電阻，所以電源UCC可以選可以選5V30V。OC 門作為門作為TTL電路可以和其它不同類型、不同電平的邏輯電路可以和其它不同類型、不同電平的邏輯電路進(jìn)行連接。電路進(jìn)行連接。集電極開(kāi)路門（集電極開(kāi)路門（OC門）門） 當(dāng)當(dāng)UDD= =UCC時(shí)時(shí) ，如如CMOS電源電壓電源電壓UDD = 5V，一般，一般TTL門可以直接驅(qū)動(dòng)門可以直接驅(qū)動(dòng)CM

27、OS門。門。TTL電路驅(qū)動(dòng)電路驅(qū)動(dòng)CMOS電路圖電路圖 當(dāng)當(dāng)UD DUC C時(shí)時(shí) ，如，如CMOS的的UDD = 5V18V，特特別是別是UDD UCC時(shí)，可以選用時(shí)，可以選用TTL的的OC門電路實(shí)現(xiàn)電平變門電路實(shí)現(xiàn)電平變換。換。（三）三）OC門應(yīng)用門應(yīng)用-驅(qū)動(dòng)感性器件驅(qū)動(dòng)感性器件 在數(shù)字設(shè)備中，常會(huì)碰到用門電路驅(qū)動(dòng)大電流的情況，在數(shù)字設(shè)備中，常會(huì)碰到用門電路驅(qū)動(dòng)大電流的情況，例如驅(qū)動(dòng)感性器件，利用例如驅(qū)動(dòng)感性器件，利用OC門可以實(shí)現(xiàn)大電流的驅(qū)動(dòng)。合門可以實(shí)現(xiàn)大電流的驅(qū)動(dòng)。合理選擇理選擇UC，使驅(qū)動(dòng)電流小于使驅(qū)動(dòng)電流小于OC門中門中T5所能承受的最大值。所能承受的最大值。 集電極開(kāi)路門（集電極

28、開(kāi)路門（OC門）門）驅(qū)動(dòng)干簧繼電器驅(qū)動(dòng)干簧繼電器的電路連接的電路連接驅(qū)動(dòng)脈沖變壓器驅(qū)動(dòng)脈沖變壓器的電路連接的電路連接三態(tài)輸出邏輯門（三態(tài)輸出邏輯門（TSL門）門）（一）三態(tài)門工作原理（一）三態(tài)門工作原理 當(dāng)當(dāng) E=0時(shí)，時(shí)，T4截止，截止，C端輸出高電平端輸出高電平，D2截止，則右側(cè)截止，則右側(cè)電路執(zhí)行正常與非功能電路執(zhí)行正常與非功能F=AB。101V1V輸出輸出F端處于高阻狀態(tài)記為端處于高阻狀態(tài)記為Z。Z當(dāng)當(dāng) E= 1時(shí)，時(shí)， TSL門輸出具有高、低電門輸出具有高、低電平狀態(tài)外，還有第三種輸出狀平狀態(tài)外，還有第三種輸出狀態(tài)態(tài) 高阻狀態(tài)高阻狀態(tài)，又稱又稱禁止態(tài)禁止態(tài)或失效態(tài)?；蚴B(tài)。非門是三

29、態(tài)門的非門是三態(tài)門的狀態(tài)控制部分狀態(tài)控制部分六管六管TTL與非門與非門T6、T7、 T9、 T10均截止均截止增加部分增加部分E使能端使能端高高阻阻狀狀態(tài)態(tài)與與非非功功能能 Z 10_EE_F ABF高高阻阻狀狀態(tài)態(tài)與與非非功功能能 Z 01EE_FABF使使能能端端的的兩兩種種控控制制方方式式低電平使能低電平使能高電平使能高電平使能三態(tài)門的邏輯符號(hào)三態(tài)門的邏輯符號(hào)ABF EFAB E三態(tài)輸出邏輯門（三態(tài)輸出邏輯門（TSL門）門）1. 實(shí)現(xiàn)總線結(jié)構(gòu)實(shí)現(xiàn)總線結(jié)構(gòu) 任何時(shí)刻只能有一個(gè)控制端有效，即只有一個(gè)門處于數(shù)任何時(shí)刻只能有一個(gè)控制端有效，即只有一個(gè)門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)。據(jù)傳輸，其

30、它門處于禁止?fàn)顟B(tài)。2. 實(shí)現(xiàn)雙向數(shù)據(jù)傳輸實(shí)現(xiàn)雙向數(shù)據(jù)傳輸 當(dāng)當(dāng)E=0時(shí)，門時(shí)，門1工作，門工作，門2禁止，禁止，數(shù)據(jù)從數(shù)據(jù)從A送到送到B； 當(dāng)當(dāng)E=1時(shí)，門時(shí)，門1禁止，門禁止，門2工作，數(shù)工作，數(shù)據(jù)從據(jù)從B送到送到A。三態(tài)輸出邏輯門（三態(tài)輸出邏輯門（TSL門）門）（二）三態(tài)門的應(yīng)用（二）三態(tài)門的應(yīng)用總線總線01A=1時(shí)，時(shí)，T2、T4導(dǎo)通，導(dǎo)通，T3截止，輸出截止，輸出F =0；B=1時(shí)，時(shí)，T12、T4導(dǎo)通，導(dǎo)通，T3截截止，輸出止，輸出F =0?；蚍情T、與或非門、異或門或非門、與或非門、異或門（一）（一）TTL或非門或非門結(jié)構(gòu)：結(jié)構(gòu)：R1、T1、T2構(gòu)成的電構(gòu)成的電路和路和R11、T11

31、、T12構(gòu)成的電構(gòu)成的電路完全相同，路完全相同，T2和和T12 對(duì)應(yīng)的對(duì)應(yīng)的集電極和發(fā)射極集電極和發(fā)射極并聯(lián)。并聯(lián)。 只有當(dāng)只有當(dāng)A=B=0時(shí)，時(shí)，T2和和T12同時(shí)截止，才有同時(shí)截止，才有T4截止，截止，T3、D3導(dǎo)通，導(dǎo)通，輸出輸出F= 1。電路實(shí)現(xiàn)或非邏輯功能。電路實(shí)現(xiàn)或非邏輯功能。 BAF 由于三極管多發(fā)射極之間實(shí)現(xiàn)與邏輯運(yùn)算，即由于三極管多發(fā)射極之間實(shí)現(xiàn)與邏輯運(yùn)算，即A、B之間之間或或C、D之間實(shí)現(xiàn)與邏輯運(yùn)算，整個(gè)電路實(shí)現(xiàn)與或非邏輯運(yùn)算。之間實(shí)現(xiàn)與邏輯運(yùn)算，整個(gè)電路實(shí)現(xiàn)與或非邏輯運(yùn)算?；蚍情T、與或非門、異或門或非門、與或非門、異或門（二）（二）TTL與或非門與或非門結(jié)構(gòu)：將或非門電路

32、中的結(jié)構(gòu)：將或非門電路中的每個(gè)輸入端改用多發(fā)射極每個(gè)輸入端改用多發(fā)射極三極管，三極管， 其余部分相同。其余部分相同。CBABF A=B=0：T2、T3導(dǎo)通，導(dǎo)通，T4、T5截止，截止，T7、T9導(dǎo)通，導(dǎo)通，T8、D3截止，因此截止，因此F =0。或非門、與或非門、異或門或非門、與或非門、異或門（三）（三）TTL異或門異或門 A=B=1：T1、T2、T3倒置，倒置，T6、T9導(dǎo)通，導(dǎo)通，T8、D3截止，因截止，因此此F = 0。 A=0，B=1或或A=1，B=0：T1導(dǎo)通，導(dǎo)通，T6截止；截止；T4、T5必有一必有一個(gè)導(dǎo)通，個(gè)導(dǎo)通，T7截止。由于截止。由于T6、T7同同時(shí)截止，因此時(shí)截止，因此T

33、9截止，截止，T8、D3導(dǎo)導(dǎo)通，故通，故F = 1。 輸出輸出F與輸入與輸入A、B之間實(shí)之間實(shí)現(xiàn)異或邏輯：現(xiàn)異或邏輯： BABABAF 00010 11 011第三節(jié)第三節(jié) ECL邏輯門電路邏輯門電路 ECL門電路工作原理門電路工作原理 標(biāo)準(zhǔn)標(biāo)準(zhǔn)TTL門電路的晶體管工作在飽和區(qū)，工作速度受到限門電路的晶體管工作在飽和區(qū)，工作速度受到限制。如果將晶體管工作狀態(tài)由飽和改為非飽和，可以從根本上制。如果將晶體管工作狀態(tài)由飽和改為非飽和，可以從根本上提高電路的工作速度。發(fā)射極耦合邏輯電路（提高電路的工作速度。發(fā)射極耦合邏輯電路（ECL）是非飽和是非飽和型高速數(shù)字集成電路，平均傳輸延遲時(shí)間小于型高速數(shù)字集

34、成電路，平均傳輸延遲時(shí)間小于2ns，是目前唯一，是目前唯一能提供亞毫微秒開(kāi)關(guān)時(shí)間的實(shí)用電路。主要應(yīng)用于每秒運(yùn)算百能提供亞毫微秒開(kāi)關(guān)時(shí)間的實(shí)用電路。主要應(yīng)用于每秒運(yùn)算百萬(wàn)次以上的大型高速計(jì)算機(jī)、數(shù)字通信系統(tǒng)等方面。萬(wàn)次以上的大型高速計(jì)算機(jī)、數(shù)字通信系統(tǒng)等方面。 ECL門電路的主要特點(diǎn)門電路的主要特點(diǎn) 基準(zhǔn)電壓基準(zhǔn)電壓ECL門電路工作原理門電路工作原理差分輸入級(jí)差分輸入級(jí)輸出級(jí)輸出級(jí) 基準(zhǔn)電壓基準(zhǔn)電壓UBB由由T5、D1、D2和和電阻電阻R1、R2、R3組成的射極輸出組成的射極輸出電路提供，電路提供，T4管基極的基準(zhǔn)電壓管基極的基準(zhǔn)電壓UBB為為1.2V，為使電路具有相同為使電路具有相同的噪聲容限

35、，的噪聲容限，UBB選兩個(gè)輸入高低選兩個(gè)輸入高低電平的平均值。電平的平均值。 T5基極接入的基極接入的D1、D2用來(lái)用來(lái)對(duì)對(duì)T5的發(fā)射結(jié)進(jìn)行溫度補(bǔ)償，的發(fā)射結(jié)進(jìn)行溫度補(bǔ)償，補(bǔ)償由溫度引起補(bǔ)償由溫度引起UBE5的變化。的變化。 射極輸出器射極輸出器T6和和T7組成輸出級(jí)，組成輸出級(jí)，下拉電阻下拉電阻R01、R02與發(fā)射極之間是開(kāi)與發(fā)射極之間是開(kāi)路的。射極輸出器的作用：實(shí)現(xiàn)前路的。射極輸出器的作用：實(shí)現(xiàn)前后級(jí)隔離，增加驅(qū)動(dòng)能力；實(shí)現(xiàn)電后級(jí)隔離，增加驅(qū)動(dòng)能力；實(shí)現(xiàn)電平變換，將平變換，將D和和C4點(diǎn)的高、低電平點(diǎn)的高、低電平轉(zhuǎn)換成轉(zhuǎn)換成0.8V和和1.6V。 T1、T2、T3三個(gè)輸入三個(gè)輸入管組成三個(gè)

36、輸入端且并聯(lián)管組成三個(gè)輸入端且并聯(lián)連接，連接，T4加有固定偏壓加有固定偏壓UBB（1.2V）。）。 是典型是典型ECL或或/或非門電路，由于電路或非門電路，由于電路中中T4管的輸入信號(hào)通過(guò)發(fā)射極電阻管的輸入信號(hào)通過(guò)發(fā)射極電阻RE耦合，耦合，稱該電路為發(fā)射極耦合邏輯電路。稱該電路為發(fā)射極耦合邏輯電路。輸入高輸入高低電平分別為：低電平分別為：0.80.8V V和和1.61.6V V。 基準(zhǔn)電壓基準(zhǔn)電壓ECL門電路工作原理門電路工作原理差分輸入級(jí)差分輸入級(jí)輸出級(jí)輸出級(jí)結(jié)論：結(jié)論：C4與與A、B、C之間為或邏輯，之間為或邏輯，D與與A、B、C之間是或非邏輯關(guān)系。之間是或非邏輯關(guān)系。F、 與與A、B、C

37、之間之間是：是：邏輯符號(hào)：邏輯符號(hào)： FCBAFCBAF下拉電阻：驅(qū)動(dòng)負(fù)載較輕時(shí)，可將輸下拉電阻：驅(qū)動(dòng)負(fù)載較輕時(shí)，可將輸出端分別與出端分別與R01、R02相連，獲得規(guī)定相連，獲得規(guī)定的輸出電平。負(fù)載較重時(shí)，輸出端與的輸出電平。負(fù)載較重時(shí)，輸出端與R01、R02斷開(kāi)連接。既可方便使用，斷開(kāi)連接。既可方便使用，又能降低功耗。又能降低功耗。 輸入全為低電平輸入全為低電平1.6V：UBB電電平高于平高于1.6V，T4導(dǎo)通，射極電位導(dǎo)通，射極電位UE = 1.9V，各輸入管截止，各輸入管截止， 則則D點(diǎn)為點(diǎn)為高電平，高電平，C4點(diǎn)為低電平。點(diǎn)為低電平。 A為高電平：為高電平：T1基極電位基極電位0.8V

38、，高于基準(zhǔn)電壓高于基準(zhǔn)電壓UBB，T1導(dǎo)通且在放大區(qū)。發(fā)射極導(dǎo)通且在放大區(qū)。發(fā)射極E為為1.5V，T4發(fā)射結(jié)電壓為發(fā)射結(jié)電壓為0.3V，T4截止，截止，C4點(diǎn)為高電平，點(diǎn)為高電平，D點(diǎn)為低電平。由于點(diǎn)為低電平。由于T1、T2、T3三管輸入回路并聯(lián)，只要有一個(gè)輸入端為高電平，三管輸入回路并聯(lián)，只要有一個(gè)輸入端為高電平，C4點(diǎn)為高電平、點(diǎn)為高電平、D點(diǎn)則為低電平點(diǎn)則為低電平 。 ECL門電路的應(yīng)用門電路的應(yīng)用A+BC+D A+B+C+D 線或連接線或連接A+B+C+D 1. 開(kāi)關(guān)速度高開(kāi)關(guān)速度高 ECL電路中的三極管工作在放大區(qū)或截止區(qū)，消除了飽和電路中的三極管工作在放大區(qū)或截止區(qū)，消除了飽和帶來(lái)

39、的存儲(chǔ)時(shí)間。電阻取值小，高、低電平之差小，縮短了上帶來(lái)的存儲(chǔ)時(shí)間。電阻取值小，高、低電平之差小，縮短了上升時(shí)間和下降時(shí)間。輸出采用射極輸出，輸出電阻小，負(fù)載電升時(shí)間和下降時(shí)間。輸出采用射極輸出，輸出電阻小，負(fù)載電容充電的時(shí)間減小。目前容充電的時(shí)間減小。目前ECL傳輸延遲時(shí)間已做到傳輸延遲時(shí)間已做到0.1ns以內(nèi)。以內(nèi)。 2. 邏輯功能強(qiáng)邏輯功能強(qiáng) ECL門電路具有或門電路具有或/或非互補(bǔ)輸出端，且采用射極開(kāi)路形或非互補(bǔ)輸出端，且采用射極開(kāi)路形式，允許多個(gè)輸出端并聯(lián)，實(shí)現(xiàn)輸出的線或邏輯。式，允許多個(gè)輸出端并聯(lián)，實(shí)現(xiàn)輸出的線或邏輯。 3. 負(fù)載能力強(qiáng)負(fù)載能力強(qiáng) ECL電路采用射極輸出，輸出阻抗小，

40、輸出電流大；輸入電路采用射極輸出，輸出阻抗小，輸出電流大；輸入級(jí)有射極電阻級(jí)有射極電阻RE，負(fù)反饋?zhàn)饔脧?qiáng)，輸入阻抗高，輸入電流小。負(fù)反饋?zhàn)饔脧?qiáng)，輸入阻抗高，輸入電流小。電路的扇出系數(shù)大，實(shí)際應(yīng)用時(shí)扇出一般不超過(guò)電路的扇出系數(shù)大，實(shí)際應(yīng)用時(shí)扇出一般不超過(guò)10。 ECL門電路主要特點(diǎn)門電路主要特點(diǎn) 1. 功耗大功耗大 ECL電路的功耗為輸入級(jí)、基準(zhǔn)電源和輸出級(jí)三部分之電路的功耗為輸入級(jí)、基準(zhǔn)電源和輸出級(jí)三部分之和。由于電路中電阻值較小，且三極管又工作在非飽和區(qū)，和。由于電路中電阻值較小，且三極管又工作在非飽和區(qū)，所以所以ECL電路的功耗大，每門平均功耗達(dá)電路的功耗大，每門平均功耗達(dá)40mW。 2.

41、 抗干擾能力差抗干擾能力差 ECL電路的邏輯擺幅只有電路的邏輯擺幅只有0.8V左右，直流噪聲容限左右，直流噪聲容限UN約約300mV，抗干擾能力差?？垢蓴_能力差。 3. 輸出電平的穩(wěn)定性差輸出電平的穩(wěn)定性差 由于由于ECL電路中的三極管導(dǎo)通時(shí)工作在放大區(qū)，電路的電路中的三極管導(dǎo)通時(shí)工作在放大區(qū)，電路的輸出電平與輸出電平與T6、T7的發(fā)射結(jié)壓降有關(guān)，所以輸出電平的變化的發(fā)射結(jié)壓降有關(guān)，所以輸出電平的變化與溫度和電路參數(shù)的變化直接相關(guān)。與溫度和電路參數(shù)的變化直接相關(guān)。ECL門電路主要缺陷門電路主要缺陷第四節(jié)第四節(jié) I2 L邏輯門電路邏輯門電路 I2 L基本單元電路基本單元電路 TTL和和ECL工作

42、速度較高，但是電路復(fù)雜，功耗較大，因工作速度較高，但是電路復(fù)雜，功耗較大，因此無(wú)法滿足高密度大規(guī)模集成電路的制造需要。此無(wú)法滿足高密度大規(guī)模集成電路的制造需要。2020世紀(jì)世紀(jì)70年代年代初研制成功的集成注入邏輯電路（初研制成功的集成注入邏輯電路（I2L）結(jié)構(gòu)簡(jiǎn)單、功耗低，特結(jié)構(gòu)簡(jiǎn)單、功耗低，特別適合于大規(guī)模集成電路的制造。別適合于大規(guī)模集成電路的制造。I2L發(fā)展速度快，在大規(guī)模和發(fā)展速度快，在大規(guī)模和超大規(guī)模集成電路中得到廣泛應(yīng)用，例如單片機(jī)、電子表、電超大規(guī)模集成電路中得到廣泛應(yīng)用，例如單片機(jī)、電子表、電子琴等。子琴等。 I2 L門電路的主要特點(diǎn)門電路的主要特點(diǎn) I2 L門電路門電路I2

43、L基本單元電路基本單元電路I0 T2的驅(qū)動(dòng)電流由的驅(qū)動(dòng)電流由T1集電極注入，故有注入集電極注入，故有注入邏輯之稱。邏輯之稱。（二）工作原理（二）工作原理1.當(dāng)當(dāng)A端接低電平端接低電平 0.1V時(shí)，時(shí)，T2截止，截止，I0從輸入從輸入端端A流出，流出，C1、C2和和C3輸出高電平。輸出高電平。2.當(dāng)當(dāng)A端接高電平或開(kāi)路時(shí)，端接高電平或開(kāi)路時(shí)，I0流入流入T2基極，基極，T2飽和導(dǎo)通，飽和導(dǎo)通，C1、C2和和C3輸出低電平。輸出低電平。（一）（一）電路組成電路組成電路可簡(jiǎn)化為：電路可簡(jiǎn)化為： 多集電極晶體多集電極晶體管管T2，C1、C2和和C3之之間相互隔離。間相互隔離。 射極加正電壓射極加正電壓

44、UE，構(gòu)成恒流源構(gòu)成恒流源I0。 電路的任何一電路的任何一個(gè)輸出與輸入之間個(gè)輸出與輸入之間都是非邏輯關(guān)系。都是非邏輯關(guān)系。邏輯符號(hào)邏輯符號(hào)輸入：輸入：A輸出：輸出：C1、C2、C3I2 L基本單元電路基本單元電路（一）（一）或非門或非門線與連接線與連接等效邏輯圖等效邏輯圖B AFA BI2 L基本單元電路基本單元電路（二）（二）與門與門線與連接線與連接BA F等效邏輯圖等效邏輯圖I2 L基本單元電路基本單元電路（三）（三）與非門與非門 電源電源UE作作為輸入信號(hào)為輸入信號(hào)B使用使用 BAF等效邏輯圖等效邏輯圖 B為低電平時(shí)：為低電平時(shí)：T1截止，截止，無(wú)法向無(wú)法向T2的基極提供驅(qū)動(dòng)電流，的基極

45、提供驅(qū)動(dòng)電流，故故T2也截止。由于負(fù)載門的作也截止。由于負(fù)載門的作用，輸出用，輸出F為高電平。為高電平。 當(dāng)當(dāng)A、B均為高均為高電平時(shí)，電平時(shí)，T1、T2導(dǎo)通，輸出導(dǎo)通，輸出F為低電平。為低電平。 I2 L門電路門電路邏輯功能：邏輯功能：CDABCDABF（四）與或非門（四）與或非門等效邏輯圖等效邏輯圖BAFDCF線與連接線與連接 1.結(jié)構(gòu)簡(jiǎn)單，集成度高結(jié)構(gòu)簡(jiǎn)單，集成度高 I2L電路中只包含電路中只包含NPN和和PNP管，沒(méi)有電阻，各單元之間管，沒(méi)有電阻，各單元之間不需要隔離，工藝簡(jiǎn)單，節(jié)省芯片面積。其基本邏輯單元面積不需要隔離，工藝簡(jiǎn)單，節(jié)省芯片面積。其基本邏輯單元面積僅為僅為TTL的十分之

46、一。的十分之一。 2. 低電壓、微電流工作，功耗低低電壓、微電流工作，功耗低 I2L電路能在電路能在0.8V、1nA/單元的情況下工作，是目前功耗單元的情況下工作，是目前功耗最低的集成電路。最低的集成電路。 3. 品質(zhì)因數(shù)最佳品質(zhì)因數(shù)最佳 I2L是目前功耗與速度二者之積的品質(zhì)因數(shù)最好的電路。是目前功耗與速度二者之積的品質(zhì)因數(shù)最好的電路。 4. 生產(chǎn)工藝簡(jiǎn)單生產(chǎn)工藝簡(jiǎn)單 常規(guī)的常規(guī)的TTL要經(jīng)過(guò)六次光刻四次擴(kuò)散，要經(jīng)過(guò)六次光刻四次擴(kuò)散，I2L經(jīng)過(guò)四次光刻兩經(jīng)過(guò)四次光刻兩次擴(kuò)散，工藝簡(jiǎn)單。次擴(kuò)散，工藝簡(jiǎn)單。I2 L門電路主要特點(diǎn)門電路主要特點(diǎn) 1. 開(kāi)關(guān)速度低開(kāi)關(guān)速度低 I2L屬于飽和型電路，限制

47、了電路的開(kāi)關(guān)速度，屬于飽和型電路，限制了電路的開(kāi)關(guān)速度，I2L反相反相器的傳輸時(shí)間器的傳輸時(shí)間tpd一般在一般在20ns30ns之間。之間。 2. 抗干擾能力差抗干擾能力差 I2L的邏輯擺幅僅的邏輯擺幅僅700mV左右，噪聲容限左右，噪聲容限UN不大于不大于250mV，低于低于ECL電路，抗干擾能力較差。電路，抗干擾能力較差。 3. 多片連接性能差多片連接性能差 多片多片I2L芯片一起使用時(shí)，由于各管子輸入特性的離散性，芯片一起使用時(shí)，由于各管子輸入特性的離散性，基極電流分配不均，嚴(yán)重時(shí)電路無(wú)法正常工作?；鶚O電流分配不均，嚴(yán)重時(shí)電路無(wú)法正常工作。 I2 L門電路主要缺陷門電路主要缺陷第五節(jié)第五

48、節(jié) NMOS邏輯門電路邏輯門電路 NMOS反相器反相器 前面介紹的前面介紹的TTL、ECL和和I2L采用的都是雙極型晶體管，采用的都是雙極型晶體管，兩種載流子參與導(dǎo)電，稱為雙極型集成電路。兩種載流子參與導(dǎo)電，稱為雙極型集成電路。 本節(jié)介紹只有一種載流子參與導(dǎo)電的單極型邏輯門電路本節(jié)介紹只有一種載流子參與導(dǎo)電的單極型邏輯門電路- MOS集成電路。集成電路。 MOS集成電路主要包括集成電路主要包括NMOS、PMOS以及以及CMOS電路電路。電路具有以下特點(diǎn)：制造工藝簡(jiǎn)單、成品率高、功耗低、集。電路具有以下特點(diǎn)：制造工藝簡(jiǎn)單、成品率高、功耗低、集成度高、抗干擾能力強(qiáng)，適合大規(guī)模集成電路。成度高、抗干

49、擾能力強(qiáng)，適合大規(guī)模集成電路。 NMOS門電路門電路MOS管的開(kāi)關(guān)特性管的開(kāi)關(guān)特性 數(shù)字邏輯電路中的數(shù)字邏輯電路中的MOS管均是增強(qiáng)型管均是增強(qiáng)型MOS管，特點(diǎn)如下：管，特點(diǎn)如下： 當(dāng)當(dāng)|UGS|UT| 時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，D、S之間之間相相當(dāng)開(kāi)關(guān)閉合當(dāng)開(kāi)關(guān)閉合。 當(dāng)當(dāng)|UGS|UT| 時(shí)，管子截止，時(shí)，管子截止， D、S之間之間相當(dāng)于開(kāi)關(guān)斷開(kāi)相當(dāng)于開(kāi)關(guān)斷開(kāi)。NMOSPMOSNMOS反相器反相器1. A輸入高電平輸入高電平UIH = 8V2. A輸入低電平輸入低電平U IL = 0.3V結(jié)論：結(jié)論：電路執(zhí)行邏輯非功能。電路執(zhí)行邏輯非功能。 T1、T2均導(dǎo)通，

50、輸出均導(dǎo)通，輸出低電平低電平UOL0.3V。 T1截止、截止、T2導(dǎo)通，輸導(dǎo)通，輸出高電平出高電平UOH =UDD- -UT2= 8V。驅(qū)動(dòng)管驅(qū)動(dòng)管負(fù)載管負(fù)載管 設(shè)電源電壓設(shè)電源電壓UDD = 10V，開(kāi)啟電壓開(kāi)啟電壓UT1 = UT2 = 2V。NMOS門電路門電路驅(qū)動(dòng)管驅(qū)動(dòng)管串聯(lián)串聯(lián)負(fù)載管負(fù)載管 T1和和T2都導(dǎo)通，輸出低電平。都導(dǎo)通，輸出低電平。2. 當(dāng)輸入端有一個(gè)接低電平時(shí)，當(dāng)輸入端有一個(gè)接低電平時(shí)， 與低電平相連的驅(qū)動(dòng)管截止，輸出與低電平相連的驅(qū)動(dòng)管截止，輸出高電平。高電平。 電路實(shí)現(xiàn)與非邏輯功能：電路實(shí)現(xiàn)與非邏輯功能：BAF 注意：注意：增加扇入，需增加串聯(lián)驅(qū)動(dòng)增加扇入，需增加串聯(lián)

51、驅(qū)動(dòng)管的個(gè)數(shù)。管的個(gè)數(shù)。扇入過(guò)多，則低電平升高，扇入過(guò)多，則低電平升高，因此因此扇入一般不超過(guò)扇入一般不超過(guò)3。1. 當(dāng)兩個(gè)輸入端當(dāng)兩個(gè)輸入端A和和B均接高電平時(shí)，均接高電平時(shí)，01通通通通110止通1（一）NMOS與非門與非門10止通0NMOS門電路門電路驅(qū)動(dòng)管驅(qū)動(dòng)管并聯(lián)并聯(lián)負(fù)載管負(fù)載管 T1和和T2都截止，輸出高電平。都截止，輸出高電平。2. 當(dāng)輸入端有一個(gè)接高電平時(shí)，當(dāng)輸入端有一個(gè)接高電平時(shí)， 與高電平相連的驅(qū)動(dòng)管導(dǎo)通，與高電平相連的驅(qū)動(dòng)管導(dǎo)通，輸出低電平。輸出低電平。電路實(shí)現(xiàn)或非邏輯功能：電路實(shí)現(xiàn)或非邏輯功能：BAF 增加扇入，增加并聯(lián)驅(qū)動(dòng)管的增加扇入，增加并聯(lián)驅(qū)動(dòng)管的個(gè)數(shù)。個(gè)數(shù)。扇入

52、越多，輸出低電平降低，扇入越多，輸出低電平降低，因此因此MOS電路中多采用或非門。電路中多采用或非門。1. 當(dāng)輸入端當(dāng)輸入端A和和B均接低電平時(shí)，均接低電平時(shí)，10止止止止0（二）NMOS或非門或非門NMOS門電路門電路負(fù)載管負(fù)載管電路實(shí)現(xiàn)與或非邏輯功能：電路實(shí)現(xiàn)與或非邏輯功能：（三）NMOS與或非門與或非門 驅(qū)動(dòng)管驅(qū)動(dòng)管T1與與T2串聯(lián)、串聯(lián)、T3與與T4串聯(lián)，然后再并聯(lián)連串聯(lián)，然后再并聯(lián)連接。接。 CDABF CMOS反相器反相器 為提高工作速度，降低輸出阻抗和功耗，目前廣泛采用由為提高工作速度，降低輸出阻抗和功耗，目前廣泛采用由PMOS和和NMOS兩管組成的互補(bǔ)型兩管組成的互補(bǔ)型MOS電

53、路，簡(jiǎn)稱電路，簡(jiǎn)稱CMOS電路。電路。 其它類型的其它類型的CMOS門電路門電路 CMOS門電路的改進(jìn)型門電路的改進(jìn)型 CMOS電路的特點(diǎn)電路的特點(diǎn) CMOS門電路主要參數(shù)門電路主要參數(shù) CMOS反相器反相器PMOSNMOS1. 輸入低電平輸入低電平UIL = 0V:UGS1UT1T1截止截止|UGS2|UT2 電路中電流近似為零，電路中電流近似為零，UDD主要降在主要降在T1，輸出高電平，輸出高電平UOHUDD。T2導(dǎo)通導(dǎo)通2. 輸入高電平輸入高電平UIH=UDD T1通、通、T2止，止，UDD主要降在主要降在T2，輸出低電平，輸出低電平UOL0V。實(shí)現(xiàn)邏輯非功能：實(shí)現(xiàn)邏輯非功能：AF 漏極

54、相連漏極相連作輸出端作輸出端（一）（一）CMOS反相器組成及原理反相器組成及原理 兩管特性對(duì)稱，兩管特性對(duì)稱，NMOS管的襯底接到電路的最低電管的襯底接到電路的最低電位，位，PMOS管的襯底接到電管的襯底接到電路的最高電位。襯底與漏源路的最高電位。襯底與漏源間的間的PN結(jié)始終處于反偏。結(jié)始終處于反偏。柵極相連柵極相連作輸入端作輸入端 電源電壓電源電壓UDDUT1+|UT2|，UDD適用范圍較大適用范圍較大(318V)。 UT1：NMOS的開(kāi)啟電壓的開(kāi)啟電壓; UT2：PMOS的開(kāi)啟電壓。的開(kāi)啟電壓。CMOS反相器反相器（二）（二）CMOS反相器傳輸特性反相器傳輸特性AB段：由于段：由于UI=U

55、GS1UT1，|UGS2| |UT2|，故故T1截止，截止，T2導(dǎo)導(dǎo)通。輸出高電平通。輸出高電平UOHUDD。CD段：段：UI=UGS1UT1，T1導(dǎo)通。導(dǎo)通。UIUDD|UT2|，則則|UGS2| |UT2|，T2截止。輸出低電平截止。輸出低電平UOL0V。 電源電壓電源電壓UDDUT1+|UT2|，T1和和T2的參數(shù)對(duì)稱，的參數(shù)對(duì)稱，UT1=|UT2|。 UT1：NMOS的開(kāi)啟電壓的開(kāi)啟電壓; UT2：PMOS的開(kāi)啟電壓。的開(kāi)啟電壓。BC段：由于段：由于UT1UIUDD|UT2|，所以所以UGS1 UT1，|UGS2| |UT2|，T1和和T2同時(shí)導(dǎo)通。同時(shí)導(dǎo)通。 DDTH21UU T1和

56、和T2參數(shù)完全對(duì)稱參數(shù)完全對(duì)稱的情況下，的情況下，CMOS反相器反相器的閾值電壓等于電源電壓的閾值電壓等于電源電壓的一半，獲得較大的噪聲的一半，獲得較大的噪聲容限。轉(zhuǎn)折區(qū)的變化率很容限。轉(zhuǎn)折區(qū)的變化率很大，大，CMOS反相器更接近反相器更接近于理想開(kāi)關(guān)特性。于理想開(kāi)關(guān)特性。CMOS反相器反相器（三）（三）CMOS反相器噪聲容限反相器噪聲容限 在每個(gè)固定的在每個(gè)固定的UDD情況下，情況下，UNL和和UNH始終相等。國(guó)產(chǎn)始終相等。國(guó)產(chǎn)4000系列系列CMOS電路的測(cè)試結(jié)果表電路的測(cè)試結(jié)果表明，明，UNL=UNH30%UDD。 隨著電源電壓隨著電源電壓UDD的的增加，噪聲容限也相應(yīng)地增加，噪聲容限也

57、相應(yīng)地變大。為了提高變大。為了提高CMOS反反相器的噪聲容限，可以適相器的噪聲容限，可以適當(dāng)提高電源電壓當(dāng)提高電源電壓UDD 。 CMOS反相器反相器（四）（四）CMOS反相器傳輸延遲時(shí)間反相器傳輸延遲時(shí)間 CMOS反相器的輸出電阻比反相器的輸出電阻比TTL電路的輸出電阻大，容性電路的輸出電阻大，容性負(fù)載對(duì)前者傳輸延遲時(shí)間會(huì)產(chǎn)生更大的影響。負(fù)載對(duì)前者傳輸延遲時(shí)間會(huì)產(chǎn)生更大的影響。 CMOS反相器的輸出電阻與反相器的輸出電阻與UIH （ UIHUDD ）有關(guān)，因此）有關(guān)，因此CMOS反相器的傳輸延遲時(shí)間與反相器的傳輸延遲時(shí)間與UDD有關(guān)。有關(guān)。 根據(jù)根據(jù)CMOS反相器的互補(bǔ)對(duì)稱性可知，當(dāng)反相器接

58、容性負(fù)反相器的互補(bǔ)對(duì)稱性可知，當(dāng)反相器接容性負(fù)載時(shí)，它的導(dǎo)通延遲時(shí)間載時(shí)，它的導(dǎo)通延遲時(shí)間tPHL和截止延遲時(shí)間和截止延遲時(shí)間tPLH是相等的。是相等的。CMOS反相器的平均傳輸延遲時(shí)間約為反相器的平均傳輸延遲時(shí)間約為10ns。uI/uOuI/uOCCTG工作原理：工作原理：1. C為低電平：為低電平：T1、T2截止，傳輸截止，傳輸門相當(dāng)于開(kāi)關(guān)斷開(kāi)。門相當(dāng)于開(kāi)關(guān)斷開(kāi)。CL上電壓保上電壓保持不變，傳輸門可以保存信息。持不變，傳輸門可以保存信息。2. C為高電平：為高電平：T1、T2中至少有一中至少有一只管子導(dǎo)通，使只管子導(dǎo)通，使UO=UI，相當(dāng)于開(kāi)相當(dāng)于開(kāi)關(guān)閉合，傳輸門傳輸信息。關(guān)閉合，傳輸門傳

59、輸信息。結(jié)論：傳輸門相當(dāng)于一個(gè)理想的雙向開(kāi)關(guān)。結(jié)論：傳輸門相當(dāng)于一個(gè)理想的雙向開(kāi)關(guān)。其它類型的其它類型的CMOS門電路門電路（一）CMOS傳輸門（傳輸門（TG） CMOS傳輸門與傳輸門與CMOS反相器一樣，也是構(gòu)成各種反相器一樣，也是構(gòu)成各種邏輯電路的一種基本單元電邏輯電路的一種基本單元電路。路。 組成：組成：T1是是NMOS管，管，T2是是PMOS管，開(kāi)啟電壓分別為管，開(kāi)啟電壓分別為UT1、UT2，設(shè)設(shè)UDD（UT1+|UT2|），），T1和和T2的參數(shù)對(duì)稱。有一對(duì)互補(bǔ)的的參數(shù)對(duì)稱。有一對(duì)互補(bǔ)的電壓控制信號(hào)，電壓控制信號(hào)，CL為負(fù)載電容。為負(fù)載電容。信號(hào)特點(diǎn)：信號(hào)特點(diǎn)：CMOS傳輸門的傳輸門

60、的輸出與輸入端可以互換。一輸出與輸入端可以互換。一般輸入電壓變化范圍為般輸入電壓變化范圍為0UDD，控制控制電壓為電壓為0或或UDD。 邏輯符號(hào)邏輯符號(hào)門控信號(hào)門控信號(hào) 傳輸門的導(dǎo)通電阻為傳輸門的導(dǎo)通電阻為幾 百 歐 ， 截 止 電 阻 達(dá)幾 百 歐 ， 截 止 電 阻 達(dá)50M以上，平均延遲時(shí)以上，平均延遲時(shí)間為幾十至一二百間為幾十至一二百ns。 電路結(jié)構(gòu)：電路結(jié)構(gòu)：邏輯符號(hào)：邏輯符號(hào)：其它類型的其它類型的CMOS門電路門電路（二）二）CMOS模擬開(kāi)關(guān)模擬開(kāi)關(guān) 控制模擬信號(hào)傳控制模擬信號(hào)傳輸?shù)碾娮娱_(kāi)關(guān)。開(kāi)關(guān)輸?shù)碾娮娱_(kāi)關(guān)。開(kāi)關(guān)通與斷由數(shù)字信號(hào)控通與斷由數(shù)字信號(hào)控制。制。工作原理：工作原理：傳輸