計算機組成大復(fù)習(xí)1

1、計算機組成原理復(fù)習(xí)題（一）姓名： 學(xué)號： 一、選擇題： 1、某基本存儲元是一個觸發(fā)器電路，它能 。 A存放一位二進制信息位B存放一個機器字C存放一個字節(jié)D存放兩個字節(jié)2、計算機的存儲器采用分級存儲體系的目的是 。A便于讀寫數(shù)據(jù) B減小機箱的體積C便于系統(tǒng)升級 D解決存儲容量、價格與存取速度間的矛盾3、在主存和CPU之間增加Cache的目的是 。A擴大主存的容量 B增加CPU中通用寄存器的數(shù)量C解決CPU和主存之間的速度匹配 D代替CPU中的寄存器工作4、計算機的存儲器采用分級存儲體系的目的是 。A便于讀寫數(shù)據(jù) B減小機箱的體積C便于系統(tǒng)升級 D解決存儲容量、價格與存取速度間的矛盾5、在Cach

2、e的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，則這種方法稱為 。A全相聯(lián)映射 B直接映射 C組相聯(lián)映射 D混合映射6、常用的虛擬存儲器由 兩級存儲器組成，其中輔存是大容量的磁表面存儲器。A主存輔存B快存主存 C快存輔存D通用寄存器主存7、一個存儲器的容量假定為MN位，若要使用lk位的芯片（lM，kN )需要在字和位向同時擴展，此時共需要 個存儲器芯片。 AMNB. ( M/l) (N/k)C. ( l/M) (N/k)D. M/l k/N8、存儲周期是指 。A存儲器的讀出周期B存儲器的寫入周期C存儲器進行寫操作所允許的最短時間間隔D存儲器進行連續(xù)兩次啟動該存儲器所

3、需的最短時間間隔 9、虛擬存儲器中，程序正在執(zhí)行時，由 完成地址映射A編譯系統(tǒng)B裝入程序 C操作系統(tǒng) D專用程序10、指令系統(tǒng)中采用不同尋址方式的目的主要是 。 A. 實現(xiàn)程序控制和快速查找存儲器地址B. 可以直接訪問主存和外存 C. 縮短指令長度，擴大尋址空間，提高編程靈活性D. 降低指令譯碼難度11、指令周期是指 。ACPU從主存取出一條指令的時間BCPU執(zhí)行一條指令的時間C時鐘周期D. CPU從主存取出一條指令的時間加上執(zhí)行這條指令的時間12、 指令的地址字段中指定的不是存儲器的有效地址，而是寄存器編號。A. 直接尋址方式 B. 寄存器尋址方式C. 寄存器間接尋址方式D. 量尋址方式13

4、、指令中至少應(yīng)當(dāng)包括 。 A. 操作碼B. 地址碼C. 操作碼和地址碼D. 若干個014、在指令格式設(shè)計中，采用擴展操作碼的目的是 。 A. 增加指令長度B. 增加地址碼數(shù)量C. 增加指令數(shù)量D. 增加尋址空間15、對于兩個操作數(shù)指令，指令中只給出一個操作數(shù)地址a，另一個以隱含方式給出，稱為 。 A. 三地址指令B. 二地址指令C. 一地址指令D. 零地址指令 16、 存放操作數(shù)的實際地址稱為 。 A. 形式地址B. 有效地址C. 立即數(shù)D. 操作數(shù) 17、在CPU中跟蹤指令后繼地址的寄存器是 。A主存地址寄存器MAR B程序計數(shù)器PC C指令寄存器IRD狀態(tài)條件寄存器SR18、在CPU中，暫

5、存指令的寄存器是 。A 數(shù)據(jù)寄存器DR B程序計數(shù)器PC C狀態(tài)條件寄存器SR D指令寄存器IR19、在采用微程序控制器的計算機中， A一條微指令由若干條機器指令組成 B每條機器指令由一條微指令來執(zhí)行C一段機器指令組成的程序可由一條微指令來執(zhí)行D每條機器指令由一段用微指令編成的微程序來執(zhí)行20、微程序放在 中。A指令寄存器IRBRAMC控制存儲器CM D內(nèi)存21、在微機系統(tǒng)中，主機與高速硬盤進行數(shù)據(jù)交換一般用 方式。A程序中斷控制BDMAC程序直接控制D通道方式22、水平型微指令與垂直型微指令相比， 。A水平型微指令的并行操作能力更弱B垂直型微指令的靈活性更高C水平型微指令執(zhí)行一條指令的時間短

6、D水平型微指令的效率較低23、下列I/O控制方式中，主要由程序?qū)崿F(xiàn)的是 。APPU（外圍處理機）B中斷方式CDMA方式D通道方式24、DMA是在 之間建立的直接數(shù)據(jù)通路。A CPU與外設(shè) B主存與外設(shè) C外設(shè)與外設(shè) DCPU與主存25、在采用 情況下，只有外設(shè)接口準備好，CPU才能執(zhí)行I/O指令，否則CPU就等待。 A 程序查詢方式 B程序中斷方式 CDMA方式 D獨立請求方式 26、通道是特殊的處理器，它有自己的 ，故并行工作能力較強。A運算器 B存儲器 C指令和程序 D以上均有27、微指令格式分成水平型和垂直型，前者的位數(shù) ，用它編寫的微程序 。 A較少B較多C較長D較短28、中斷向量就是

7、指_ _,中斷系統(tǒng)是由 實現(xiàn)的(1) A. 子程序入口地址 B. 中斷服務(wù)例行程序入口地址C. 中斷服務(wù)例行程序入口地址的指示器D. 中斷返回地址(2) A 硬件 B 軟件 C 軟、硬件結(jié)合 D 固件29、CPU響應(yīng)可屏蔽中斷的條件是 （1） ，CPU響應(yīng)中斷自動完成 （2） 等操作。若要求中斷嵌套，則在中斷服務(wù)程序中應(yīng) （3） 。 （1）A中斷源有中斷請求信號 BCPU 開放中斷 CB且執(zhí)行現(xiàn)行指令結(jié)束 DA且C （2）A關(guān)中斷 BA且保護狀態(tài)標(biāo)志和斷點地址 CB且獲得中斷服務(wù)程序入口地址 DC且保護現(xiàn)場（3）A保護現(xiàn)場 B關(guān)中斷 C執(zhí)行中斷處理程序 D在執(zhí)行中斷服務(wù)之前開中斷（3）A保護現(xiàn)

8、場 B關(guān)中斷 C執(zhí)行中斷處理程序 D在執(zhí)行中斷服務(wù)之前開中斷30、硬連線邏輯方式構(gòu)成的控制器也叫 （1） ，它是一種 （2） 。（1）A組合邏輯型控制器B微程序控制器C存儲邏輯型控制器D運算器（2）A用微程序技術(shù)設(shè)計的控制器B由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形網(wǎng)絡(luò)所形成的邏輯電路C用存儲邏輯技術(shù)設(shè)計的控制器D用微程序技術(shù)和存儲邏輯技術(shù)設(shè)計的控制器31、微指令可由一系列 （1） 組成，微指令構(gòu)成的一段程序稱為 （2） 。（1） A二進制代碼 B操作碼 C微命令 D微操作（2） A機器程序 B機器指令 C匯編程序 D微程序二、填空題1、微程序控制器的核心部件是 ，它一般用 構(gòu)成。2、運算器中的主要組成

9、部件是 ，控制器中的主要組成部件是 。3、一條機器指令的執(zhí)行可與一段微指令構(gòu)成的 相對應(yīng)，微指令可由一系列 組成。4、微程序入口地址是根據(jù)機器指令的 產(chǎn)生的，下一條微指令的微地址包含在當(dāng)前微指令代碼中的 中。 5、在程序執(zhí)行過程中，控制器控制計算機的運行總是處于 、分析指令和 的循環(huán)之中。6、CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器為 ，保存下一條指令地址的寄存器為 。7、計算機與外部設(shè)備實現(xiàn)數(shù)據(jù)傳送，可采用三類方式： 、 和 等。8、外圍設(shè)備要通過 才能和主機交換數(shù)據(jù)，這個部件的作用是 、 等 。9、通道是一個特殊功能的 ，它有自己的 專門負責(zé)數(shù)據(jù)輸入輸出的傳送控制，CPU只負責(zé) 的功能。10

10、、DMA的含義是 ，它是一種不需要 干預(yù) 和 介入控制的數(shù)據(jù)傳送方式。11、任何指令的第一個周期一定是 。12、一臺計算機的所有指令的集合稱為該計算機的 。13、CPU從主存取出一條指令并執(zhí)行該指令的時間叫 ， 它常用若干個 來表示，而后者又包含若干個 。14、指令格式是指令用 表示的結(jié)構(gòu)形式，它由 和 組成。 15、處理器訪問 時使用的存儲器地址稱為 ，或簡稱為實地址。16、Cache的工作原理是基于 ，通常由 存儲器實現(xiàn)。17、用4K4位的RAM芯片，構(gòu)成64KB的存儲系統(tǒng)，需要 RAM芯片，若地址線為20位，采用部分譯碼方式，片外地址譯碼最少需要 根地址線。、18、用5124位的RAM芯

11、片，構(gòu)成16KB的存儲系統(tǒng)，需要 RAM芯片，若地址線為20位，采用部分譯碼方式，片外地址譯碼最少需要 根地址線。三、計算題1、給出x和y的二進制值，用補碼加減法計算x+y和x-y（寫出結(jié)果的二進制表示和十進制表示），并指出結(jié)果是否溢出以及溢出的類型(建議采用變形補碼什算) (1) x=0.10111 y=0.11011 （2）X=-1111111 Y=-1101101 2、寫出下列數(shù)據(jù)的浮點數(shù)表示，基數(shù)為2，設(shè)階碼為5位(含1位階符)，尾數(shù)為11位(含1位尾符)，要求尾數(shù)用補碼，階碼用移碼。(1) 12510 (2) 0.0013810 (3) -1101012 3、一個具有8KB直接映象C

12、ache的32位計算機系統(tǒng)，主存容量為32MB，假定該Cache中塊的大小為4個32位字。（1）求該主存地址中區(qū)號、塊號和塊內(nèi)地址的位數(shù)。（2）求主存地址為ABCDEF16的單元在Cache中的位置4、用下列芯片構(gòu)成存儲系統(tǒng)，各需要多少個RAM芯片？需要多少位地址作為片外地址譯碼？設(shè)系統(tǒng)為20位地址線，采用全譯碼方式。（1）5124位RAM構(gòu)成16KB的存儲系統(tǒng)；（2）10241位RAM構(gòu)成128KB的存儲系統(tǒng)；（3）2K4位RAM構(gòu)成64KB的存儲系統(tǒng)；（4）64K1位RAM構(gòu)成256KB的存儲系統(tǒng)；5 、在微程序控制器中，控制存儲器的容量為1024字*32位，微指令有控制字、BCF和BAF

13、 三個字段，控制字為16位，問BCF和BAF字段各有多少位？四、簡答題 1、存儲器系統(tǒng)的層次結(jié)構(gòu)可以解決什么問題？實現(xiàn)存儲器層次結(jié)構(gòu)的先決條件是什么？用什么來度量？2、什么是指令周期、機器周期（CPU周期）和時鐘周期？三者之間的關(guān)系如何？3、下圖為一非編碼鍵盤，試述采用行掃描判鍵的工作過程。答 4、CPU與輸入設(shè)備之間以查詢的方式傳送數(shù)據(jù)的接口電路如圖所示，請敘述CPU和輸入設(shè)備之間傳送數(shù)據(jù)的過程。 5、CPU結(jié)構(gòu)如圖所示，其中有一個累加寄存器AC，一個狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個寄存器的名稱。（2）簡述指令從主存取出到控制器的數(shù)據(jù)通路。（3）簡述數(shù)據(jù)在運算器和主存之間進行存 / 取訪問的數(shù)據(jù)通路。 6、某計算機的數(shù)據(jù)通路如圖所示，其中M為主存， MBR為主存數(shù)據(jù)寄存器，MAR為主