微機(jī)原理及接口技術(shù)習(xí)題集

1、精選優(yōu)質(zhì)文檔-傾情為你奉上第二章 微機(jī)基本組成及工作原理1.1微型機(jī)的基本結(jié)構(gòu)一、單項(xiàng)選擇題1計(jì)算機(jī)中的運(yùn)算器和控制器集成在一塊芯片上稱為（ ）。A微型處理機(jī)B單片機(jī)C微處理器D單敿機(jī)2微控制器是指（ ）。 A微處理器 B微型計(jì)算機(jī) C單敿機(jī) D單片機(jī) 4微型計(jì)算機(jī)中的運(yùn)算器，將運(yùn)算結(jié)果的一些特征標(biāo)志寄存在（ ）中。 A SP B IP CAX DFR5微處理器內(nèi)部的控制器是由（ ）組成。 A寄存器陣列 B指令寄存器、指令譯碼器及定時控制電路 CALU與內(nèi)存 DALU與寄存器 6微型計(jì)算機(jī)各部件之間是用（ ）連接起來的。 A系統(tǒng)總線 BAB CCB DDB 7通常計(jì)算機(jī)系統(tǒng)中的外圍設(shè)備是指（

2、）。A外存儲器、輸入設(shè)備及輸出設(shè)備 B外存儲器、輸入設(shè)備 C外存儲器、輸出設(shè)備 D輸入設(shè)備、輸出設(shè)備9單片機(jī)是（ ）。A微處理器B微型計(jì)算機(jī) C微機(jī)系統(tǒng) D中央處理器10單片機(jī)是在一個集成電路芯片中集成了（ ）。A微處理器和I/O接口B微處理器和RAMC微處理器和ROMD微處理器、I/O接口、RAM11總線是微處理器、內(nèi)存儲器和I/O接口之間相互交換信息的公共通路?？偩€中的控制總線是（ ）的信息通路。A微處理器向內(nèi)存儲器傳送的命令信號B微處理器向IO接口傳送的命令信號C外界向微處理器傳送的狀態(tài)信號D上述三種信號12連接微處理器和內(nèi)存儲器以及I/O接口之間的總線是（ ）。A片總線B內(nèi)總線 C系統(tǒng)

3、總線 D外總線二、判斷說明題1計(jì)算機(jī)中的運(yùn)算器，控制器和內(nèi)存儲器合稱為中央處理機(jī)。（ ）2微處理機(jī)就是微型計(jì)算機(jī)。（ ）3微處理機(jī)就是中央處理機(jī)CPU。 （ ）4通常所說的微型計(jì)算機(jī)是不包含系統(tǒng)軟件及應(yīng)用軟件的。（ ）5通常所說的微型計(jì)算機(jī)系統(tǒng)就是指微型計(jì)算機(jī)。（ ）6通常所說的微型計(jì)算機(jī)系統(tǒng)就是指微型計(jì)算機(jī)及足夠的軟件所構(gòu)成。 （ ）7若將微型計(jì)算機(jī)集成在一片芯片上即構(gòu)成單敿機(jī)。（ ）8單敿機(jī)如TP-81、TP-86 都是計(jì)算機(jī)系統(tǒng)。（ ）9目前人們常把微型計(jì)算機(jī)系統(tǒng)稱為個人計(jì)算機(jī)。 （ ）12對于片內(nèi)總線而言，用戶無法直接控制其內(nèi)部工作的。（ ）13片內(nèi)總線就是微型計(jì)算機(jī)引腳信號。（ ）1

4、4外部總線就是系統(tǒng)總線或板級總線。（ ）15微型計(jì)算機(jī)總線就是外部總線。（ ）16片內(nèi)總線就是內(nèi)部總線。（ ）17微型計(jì)算機(jī)系統(tǒng)中采用總線結(jié)構(gòu)，所以部件之間傳送信息時必須分時處理。（ ）18數(shù)據(jù)總線上傳送的信息是數(shù)據(jù)，也可能是指令代碼。（ ）三、簡答題1簡述微處理器的內(nèi)部結(jié)構(gòu)。2簡述微型計(jì)算機(jī)的幾個主要組成部分。3簡述微型計(jì)算機(jī)系統(tǒng)中所用總線的類型。4簡述微型計(jì)算機(jī)系統(tǒng)組成。1.3 IBMPC機(jī)特點(diǎn)一、單項(xiàng)選擇題3自Intel 80386芯片問世后，至今集成度已超過100萬管子片，主頻達(dá)100MHz以上的微處理器芯片有（ ）。 A80286 BTP-86 C8051 DPentium 8808

5、6是（ ）。A單片機(jī)B單敿機(jī) C微處理器 D微機(jī)系統(tǒng)二、判斷說明題10Pentium 是高性能的32位微處理器。（ ）11Pentium MMX是提高PC機(jī)處理多媒體和通訊能力而推出的新一代微處理器。（ ）1.1 練習(xí)題參考解答一、單項(xiàng)選擇題1C2D3D4D5B6A7A8C9B10D11D12A二、多項(xiàng)選擇題1ACEF2ABDE三、判斷說明題1（×） “中央處理器”改為“主機(jī)”。2（×） “就是”改為“不是”。3（） 4（）5（×） “就是”改為“不是”。6（×） 微型計(jì)算機(jī)系統(tǒng)是以微型計(jì)算攺為主體，再配備外圍設(shè)備（外存儲器、輸入輸出設(shè)備）及軟件系統(tǒng)即可

6、構(gòu)成。7（×） “單敿機(jī)”改為“單片微型計(jì)算機(jī)”。8（） 9（） 10（） 11（） 12（） 13（）14（×） “就是”改為“不是”。15（×） “外部總線”改為“內(nèi)總線”。16（×） “就是”改為“不是”。 17（） 18（）四、簡答題1微處理器內(nèi)部結(jié)構(gòu)由三部分組成。（1）運(yùn)算器：由算術(shù)運(yùn)算和邏輯運(yùn)算部件組成，用于數(shù)據(jù)的算術(shù)邏輯運(yùn)算，運(yùn)算結(jié)果的一些特征由FR寄存。（2）控制器：由指令寄存器、指令譯碼器以及定時與控制電路組成。根據(jù)譯碼結(jié)果，以一定時序發(fā)出相應(yīng)的控制信號，用來控制指令的執(zhí)行。（3）寄存器陣列（組）：由一組通用寄存器組和專用寄存器組成。2

7、微型計(jì)算機(jī)的基本結(jié)構(gòu)是由微處理器、內(nèi)存儲器。I/O接口電路和總線組成。其中總線是由數(shù)據(jù)總線DB、地址總線AB、控制總線組成。微處理器是核心部件，它決定微型計(jì)算機(jī)各種功能及技術(shù)指標(biāo)。存儲器存放程序、數(shù)據(jù)和結(jié)果。IO接口電路又稱I/O適配器，用于連接微型計(jì)算機(jī)與外圍設(shè)備的邏輯電路。為CPU和外圍設(shè)備交換數(shù)據(jù)提供各種通道?？偩€是微處理器、內(nèi)存儲器和I/O接口之間相互交換信息的公共通路。3微型計(jì)算機(jī)系統(tǒng)中有三類總線：（1）片總線又稱為元件級總線，它是微處理器的引腳信號。（2）內(nèi)總線（IBUS），又稱為系統(tǒng)總線、微機(jī)總線或板級總線。（3）外總線（EBUS），又稱為通信總線。4微型計(jì)算機(jī)系統(tǒng)是以微型計(jì)算攺

8、為主體，再配備外圍設(shè)備（外存儲器、輸入輸出設(shè)備）及軟件系統(tǒng)即可構(gòu)成。其中軟件系統(tǒng)是由系統(tǒng)軟件和應(yīng)用軟件組成。系統(tǒng)軟件包括操作系統(tǒng)、數(shù)據(jù)庫管理系統(tǒng)。各種高級語言的編譯程序、匯編程序、調(diào)試程序、編輯程序等。 應(yīng)用軟件是由各學(xué)科、各領(lǐng)域諸種應(yīng)用程序組成。第5章存儲器及其接口5.1 存儲器的基本結(jié)構(gòu)、分類一、單項(xiàng)選擇題7存儲器系統(tǒng)中，通常SRAM芯片所用控制信號有（ ）。A. 、READYB. 、C. 、ALE D. 、8當(dāng)內(nèi)存儲器系統(tǒng)中內(nèi)存儲器芯片較少時，其片選信號可以采用（ ）。A. 74LS 138 B74LS 245 C74LS 244 D. 與門108086系統(tǒng)中若訪問奇存儲體的一個字節(jié)單元

9、，則此時與是（ ）狀態(tài)。A. 1，0 B. 0，1 C0，0 D. 1，1 11. 用74LS 373作為8086微處理器最小方式地址鎖存器時，其芯片兩個控制信號G和應(yīng)該分別與微處理器的（ ）相連。A. ALE；接地 B接地；ALE CALE；RESET D. ALE；DEN 128086微處理器工作于最小方式下的總線收發(fā)器74LS 245，其控制信號G 和分別與微處理器（ ）信號相連。A. ；B；ALE C；D. ；19.存儲器（ ）在斷電（或關(guān)機(jī)）后，仍保留原有信息？A.RAM、ROM B.SRAM、DRAM C.ROM、EPROM D.PROM、RAM21.下列存儲器（ ）存取速度最快？

10、A.SRAMB.磁盤C.DRAMD.EPROM22.在PC/XT機(jī)上的DRAM刷新，每（ ）時間完成一行刷新。A.0.2sB.15sC.1sD.118.2s30.在16位存儲器系統(tǒng)中，存儲字最好存放在偶地址的優(yōu)點(diǎn)是（ ）。A.減少執(zhí)行指令的總線周期B.便于快速尋址 C.節(jié)省所占的內(nèi)存空間 D.節(jié)省所占的外存空間二、判斷說明題 4. 80868088微處理器一個字占用兩個存儲單元。（ ） 9微處理器與存儲芯片連接時，當(dāng)總線上掛接的器件超過微處理器所帶負(fù)載能力時，則地址總線加驅(qū)動器用74LS 245或Intel 8287。（ ） 10微處理器與存儲芯片連接時，當(dāng)總線上連接的器件超過微處理器所帶負(fù)載

11、能力時，則數(shù)據(jù)總線加驅(qū)動器可用74LS 244或Intel 8282。（ ） 158086系統(tǒng)中的奇存儲體和偶存儲體都是512KB。（ ） 168088系統(tǒng)中1MB存儲器地址空間，可分成偶存儲體和奇存儲體。（ ）178086系統(tǒng)中低8位數(shù)據(jù)總線與奇存儲體相連，高8位數(shù)據(jù)總線與偶存儲體相連。（ ）188086系統(tǒng)中訪問存儲器進(jìn)行字讀寫操作時一定用一個總線周期。（ ） 19. 通常存儲器容量是由數(shù)據(jù)總線寬度決定。（ ） 20. 隨機(jī)存儲器單元的內(nèi)容讀出和寫入操作其內(nèi)容不變。（ ）三、簡答題 7. 選擇內(nèi)存條時注意什么？ 8. 內(nèi)存儲器芯片與微處理器的連接時應(yīng)注意什么？ 9. 在存儲器系統(tǒng)中，有哪些

12、實(shí)現(xiàn)片選控制的方法？3. 內(nèi)部存儲器是如何組成？5.2 半導(dǎo)體存儲器系統(tǒng)的構(gòu)成原理一、單項(xiàng)選擇題1半導(dǎo)體動態(tài)隨機(jī)存儲器需要每隔（ ）對其刷新一次。 A. 1ms B. 2s C2s D. 1ms2ms 2半導(dǎo)體EEPROM寫入的內(nèi)容，可以通過（ ）擦除。 A. 紫外線照射B電信號 C. 口令 D. DOS命令 3半導(dǎo)體EPROM寫入的內(nèi)容，可以通過（ ）擦除。 A. 紫外線照射B. 電信號 C. 口令 D. DOS命令4. HM6116 芯片地址線及數(shù)據(jù)線為（ ）。 A. 1條地址線；16條數(shù)據(jù)線 B10條地址線；8條數(shù)據(jù)線 C11條地址線；8條數(shù)據(jù)線 D. 10條地址線；16條數(shù)據(jù)線 5.

13、Intel 2164A 芯片地址線及數(shù)線為（ ）。A. 16條地址線；1條數(shù)據(jù)線B. 8條地址線；1條數(shù)據(jù)線 C10條地址線；1條數(shù)據(jù)線D. 10條地址線；8條數(shù)據(jù)線6Intel 2732A芯片地址線及數(shù)據(jù)線為（ ）。 A. 12余地址線；8條數(shù)據(jù)線B. 12條地址線；1余數(shù)據(jù)線 C11條地址線；8條數(shù)據(jù)線D. 11條地址線；1條數(shù)據(jù)線9. 對于EPROM而言，只有（ ）信號同時有效時才能輸出所需要的數(shù)據(jù)。A. 、B、 C. 、D. 、13具有電可擦除的只讀存儲器是（ ）A. PROMB. KEPROMCEPROMD. EEPROM14具有易失性的半導(dǎo)體存儲器是（ ）。A. NVRAMBDRA

14、MC. PROMD. EEPROM15. 通過紫外線照射即可擦除全部存儲信息的芯片有（ ）。A. Intel 2716B. Intel 2164A C. Intel 6116D. Intel 281716Intel 2164A芯片的地址分為行和列地址線。分時使用，所以有（ ）條。A. 14B. 16C. 8D. 1017確定存儲器芯片容量的關(guān)系式是（ ）。A. 字?jǐn)?shù)×數(shù)據(jù)線位數(shù)B. 字長×數(shù)據(jù)線位數(shù)C. 單元數(shù)×數(shù)據(jù)線位數(shù)D. 單元數(shù)×字長18Intel 80868088微處理器最大方式下，讀和寫存儲器控制信號是（ ）。A. 和B. 和C. 和 D. 和

15、20.DRAM是（ ）。A. 只能讀出的存儲器 B. 只能寫入的存儲器C. 不關(guān)機(jī)信息靜態(tài)保存的存儲器D. 信息需定時刷新的讀寫存儲器23.集成度最高的存儲線路是（ ）態(tài)線路。A.6管靜B.6管動C.4管動D.單管動24.要組成64KB的8086系統(tǒng)程序存儲空間，選用EPROM的最佳方案是（ ）芯片。A.1片64×8位B.4片16K×8位C.2片32K×8位D.8片8K×8位26.構(gòu)成8086系統(tǒng)最大存儲器容量需用（ ）片64K×1位的存儲器芯片。A.16B.64C.32D.12827.用2164DRAM芯片構(gòu)成8086內(nèi)存的最小容量是（ ）。

16、A.64KBB.256KBC.128KBD.640KB28.有一SRAM芯片，地址線為，數(shù)據(jù)線為，則該芯片的存儲容量為（ ）。A.4KB B.8KBC.16KBD.32KB29.有一EPROM芯片的地址范圍為30800H30FFFH無地址重疊，則該芯片的存儲容量為（ ）。A.1KBB.2KBC.4KBD.8KB二、判斷說明題 1. 可以多次擦除、多次改寫的ROM是EPROM。（ ） 2半導(dǎo)體存儲器關(guān)機(jī)后,所存信息即丟失。（ ） 3半導(dǎo)體隨機(jī)存儲器需要配置刷新電路，以便按時刷新。（ ） 5. Intel 2164A是64K×8b芯片。 （ ） 6. Intel 2164A芯片刷新時，只

17、送入4個7位行地址進(jìn)行刷新。（ ） 7. Intel 2164A芯片地址線僅有共8條線、分別為行和列地址，共同構(gòu)成16位地址。（ ） 82164A芯片構(gòu)成存儲器時，當(dāng)存儲器讀寫操作時在和控制下，先送行后送列地址，以便選中待訪問的存儲單元。（ ） 11對于EPROM芯片與微處理器連接時，常常把引腳與地址譯碼器輸出相連，引腳與系統(tǒng)控制總線中的讀信號相連。（ ） 12存儲器系統(tǒng)中的全譯碼法與存儲器芯片內(nèi)部單譯法是具有相同連接方法和譯碼概念。（ ） 13. 存儲器系統(tǒng)中的部分譯碼法一定有地址重疊。（ ）14存儲器系統(tǒng)中的線選法譯碼方式也一定有地址重疊。（ ）21. 由單管MOS和分布電容構(gòu)成的DRAM

18、 只能存儲一位信息。（ ） 22. 動態(tài)存儲器按行再生操作時，任何一列選擇門都不打開。（ ）三、簡答題1. 半導(dǎo)體存儲器有何特點(diǎn)？2. 半導(dǎo)體存儲器如何分類？ 4. 靜態(tài)RAM內(nèi)部是如何組成？6. 使用EPROM應(yīng)注意什么？10試說明2164芯片各引腳功能。 11試說明6116芯片各引腳功能。 12試說明2732A芯片各引腳功能。 13用下列芯片構(gòu)成存儲系統(tǒng)，各需要多少RAM芯片？需要多少位地址作為片外地址譯碼？設(shè)系統(tǒng)為20位地址線，采用全譯碼。 （1）512×4位RAM 構(gòu)成16KB的存儲系統(tǒng)。 （2）1024×l位RAM構(gòu)成128KB的存儲系統(tǒng)。 （3）2K×

19、4位RAM構(gòu)成64KB的存儲系統(tǒng)。 （4）64×l位RAM構(gòu)成256KB的存儲系統(tǒng)。35練習(xí)題參考解答一、單項(xiàng)選擇題1.D2.A3.B4.C5.B6.A7.B8.D9.A10.B11.A12.A13.D14.B15.A16.C17.C18.D19.C20.D21.A22.B23.D24.C25.D26.D27.C28.C29.B30.A二、多項(xiàng)選擇題1AB2AC三、判斷說明題1（×） “EPROM”改為“EPROM 和EEPROM”。2（×） 半導(dǎo)體存儲器中的RAM（SRAM、DRAM）關(guān)機(jī)后所存信息及丟失。3（×） “半導(dǎo)體隨機(jī)存儲器”改為“半導(dǎo)體動態(tài)

20、隨機(jī)存儲器”。4（×） 8086微處理器一個字占用兩個存儲單元，8088微處理器僅占用內(nèi)存儲器一個單元。5（×） “64K×8b芯片”改為“64K×lb芯片”。6（） 7（） 8（）9（×） “74LS 245或Intel 8287”改為“74LS 244或Intel 8282”。10（×） “74LS 244或Intel 8282”改為“74LS 245或Intel 8286”。11（） 12（×） “相同”改為“不相同”。13（） 14（） 15（）16（×） “8088系統(tǒng)”改為“8086系統(tǒng)”。17（

21、15;） 8086系統(tǒng)中低8位數(shù)據(jù)總線與偶存儲體相連，高8位數(shù)據(jù)總線與奇存儲體相連。18（×） “字讀寫操作”改為“對準(zhǔn)的字讀寫操作”。19（×） “由數(shù)據(jù)總線帶寬決定”改為“由地址總線位數(shù)決定”。20（×） 隨機(jī)存儲單元讀出內(nèi)容不變，寫入操作存儲單元內(nèi)容變化。21（） 22（） 四、簡答題 1（1）速度快、存取時間可為ns級；（2）集成化，不僅存儲單元所占的空間小，而且譯碼電路、緩沖寄存器以及存儲單元都制作在同一芯片中，體積特別?。唬?）非破壞性讀出，對靜態(tài)存儲器不僅讀操作不破壞原來信息，而且不用刷新。2從半導(dǎo)體存儲器工作特點(diǎn)、作用和制作工藝的角度可如下分類。（

22、1）隨機(jī)存取存儲器RAM這是一種使用過程中利用程序隨時可寫入信息，又可隨時讀出信息的存儲器，而對存儲器中任一存儲單元進(jìn)行讀寫操作所需用的時間基本相同，關(guān)機(jī)后信息消失。可分為雙極型和MOS器件兩種，前者讀寫速度高，功耗不大。集成度低，所以微型計(jì)算機(jī)中幾乎都用后者?？梢苑譃槿悾?·靜態(tài)RAM 即SRAM，其存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電信息不會丟失，不需要刷新。但是集成度低。適于不需要大存儲容量的微型計(jì)算機(jī)，如單片機(jī)、單敿機(jī)中。·動態(tài)RAM 稱為DRAM。其存儲單元以電容為基礎(chǔ)，電路簡單，集成度高。但是電容中的電荷因漏電會逐漸丟失,因此DRAM需要時刷新。

23、它適于大存儲容量的計(jì)算機(jī)。·非易失RAM 或稱為掉電自保護(hù)RAM，即NVRAM，這種RAM是由SRAM和EEPROM共同構(gòu)成的存儲器，正常運(yùn)行時和SRAM一樣，在掉電或電源有故障的瞬間，它把SAM的信息保存在EEPROM中，因而信息不會丟失。NVRAM用于存儲非常重要的信息和掉電保護(hù)。（2）只讀存儲器只讀存儲器在使用過程中；只能讀出存儲的信息而不能用一般的方法將信息寫入。其中可分為：·掩膜ROM 利用掩膜工藝制造，一旦制好，不能更改，因此只適合于固定程序和數(shù)據(jù)，大量生產(chǎn)時成本低。·可編程ROM 簡稱PROM。由廠家生產(chǎn)出的PROM中的程序和數(shù)據(jù)是由用戶自行寫入的，

24、但一經(jīng)寫入，無法更改，是一次性寫入的ROM。·可擦除的PROM 簡稱EPROM。可由用戶自行寫入程序和數(shù)據(jù)，寫入后的內(nèi)容用紫外線照射20分鐘即可擦除，然后可重新寫入新的內(nèi)容。EPROM可多次擦除多次改寫。·電擦除的PROM 簡稱EEPROM 采用電信號進(jìn)行清除和改寫存儲器，使用方便，但速度較慢，價格較貴。3內(nèi)存儲器是由存儲體MB、MAR、地址譯碼器、讀寫驅(qū)動器、MDR等組成，其中MB是存儲單元的集合體，它通過M條地址線、N條數(shù)據(jù)線和一些有關(guān)控制線同CPU交換信息。4SRAM是由存儲體、地址譯碼器、讀寫控制邏輯、地址反相器及數(shù)據(jù)驅(qū)動緩沖器組成。其中若該存儲器件具有1024&#

25、215;1位，那么存儲體具有1024個單元，每個存儲單元僅有1位，所以存儲體是SRAM存儲器容量的集合體。為了減少封裝引線，采用雙譯碼結(jié)構(gòu)，XY譯碼同樣可以選擇1024個中某一單元，即用XY（行線X選擇線和列線Y選擇線）的重疊作為所選中的讀寫存儲單元，這樣可以簡化譯碼和驅(qū)動電路。5以2164A為例簡述如下。2164A芯片中64K×lb存儲體由4×128×128存儲矩陣組成。每個128×128的存儲矩陣由7條行地址和7條列地址進(jìn)行選擇。7位行地址經(jīng)過譯碼產(chǎn)生128條選擇線，分別選擇128行中的一行；7位列地址經(jīng)過譯碼產(chǎn)生128條選擇線，分別選擇128列中的

26、一列。7位行地址和7位列地址可同時選中4個存儲矩陣中各一個存儲單元，然后由和經(jīng)1：4 I/O電路選中1個單元進(jìn)行讀寫。刷新時，只送入7位行地址，同時選中4個存儲矩陣的同一行，使512（4×128）個單元選中進(jìn)行刷新。6（1）端加有25V或21V電壓時，不要插或拔EPROM芯片，只能在關(guān)掉25V或21V電壓時才可插或拔。（2）加電時，必須先加（5V）后，再加（25V或21V）；關(guān)掉時，則必須先關(guān)，再關(guān)。（3）當(dāng)為低電平時，不能在低電平與十25V或21V之間轉(zhuǎn)換。7選擇內(nèi)存條時應(yīng)注意：（1）首先根據(jù)容量要求進(jìn)行選擇；（2）注意存儲器芯片的類型；（3）芯片的工作速度以及引腳線的類型。8（1

27、）三總線正確連接包括地址線、數(shù)據(jù)線、控制線。 （2）微處理器三總線的負(fù)載能力。若總線上掛接的器件超過上述負(fù)載，應(yīng)該考慮總線的驅(qū)動問題，在總線上加接緩沖和驅(qū)動器，以增加微處理器的負(fù)載能力。（3）微處理器時序同存儲器芯片的存取速度的配合。在存儲器芯片同微處理器連接時，要保證微處理器對存儲器的正確、可靠的存取，必須考慮存儲器的工作速度是否同微處理器速度匹配問題。如果存儲器的速度跟不上微處理器的速度，必須在正常的微處理器總線周期中插入。9存儲器系統(tǒng)中，實(shí)現(xiàn)片選控制的方法如下。（1）全譯碼法：微處理器全部地址都參與譯碼，如8086微處理器地址線，因此對應(yīng)于存儲器芯片中的任意單元都有惟一的確定地址，不出現(xiàn)

28、地址重疊。（2）部分譯碼法：微處理器的地址低位部分作為片內(nèi)地址，部分的高位地址經(jīng)譯碼器后作為片選控制信號，還有部分高位地址空留沒用，這種譯碼方式稱為部分譯碼法。這種方法有地址重疊。（3）線選法：在微型計(jì)算機(jī)系統(tǒng)中，若存儲容量較小，而且以后也不進(jìn)行系統(tǒng)存儲容量的擴(kuò)充，片選控制電路可由幾片小規(guī)模集成電路芯片組成；再用剩余地址線中的某一條或兩條作為控制信號線以便選擇不同的芯片。這種方法仍產(chǎn)生地址重疊。102164A是64K×1位半導(dǎo)體DRAM芯片。其引腳共有16條。：地址線。分時使用可作為行、列地址線，用來選擇芯片內(nèi)部地址單元。 行地址選通信號：用以控制選通行地址。 列地址選通信號：用以控

29、制選通列地址。 數(shù)據(jù)輸入線：數(shù)據(jù)線引腳一輸入。 數(shù)據(jù)輸出線：數(shù)據(jù)線引腳輸出。 寫允許：控制信號當(dāng)其低電平時為寫允許信號，高電平時為讀允許信號。電源（5V）： 地線： 116116芯片是2K×8位SRAM，共有24條引腳。 ：地址線共11條，送地址譯碼器后可選中一個存儲單元。I/OI/O：數(shù)據(jù)線，與同一地址8位存儲單元相連，由這8條數(shù)據(jù)線進(jìn)行數(shù)據(jù)的讀出與寫入。：片選信號。：輸出允許信號。：讀寫控制信號，當(dāng)其為低電平有效時為寫控制信號，當(dāng)其高電平時為讀控制信號。三者為000時為寫入操作；三者為001時為讀出操作。 ：電源十5V。Gnd：地。122732A芯片是一種4K×8位EP

30、ROM芯片，共有24條引腳。：地址線共12條，用于選中待訪問的存儲單元。：7條數(shù)據(jù)輸出線，工作時此線只能輸出。：為輸出允許線，用于把輸出數(shù)據(jù)送到數(shù)據(jù)線，當(dāng)其引腳上加21V電壓時，為2732A編程方式。為了防止瞬時的高電壓，應(yīng)在端與地址間接入一個0.1F的電容器。寫入的數(shù)據(jù)以8位并行方式加到數(shù)據(jù)輸出引腳上，地址和數(shù)據(jù)電平與TTL相同。：芯片允許線，用于選擇芯片。與配合能從輸出端得到讀出的數(shù)據(jù)。Gnd：地線。 ：5V。13（1）512×4b RAM，構(gòu)成16KB。·需要芯片數(shù)：16×2×2=64片·片外地址線數(shù)：9條作為片內(nèi)地址，片外地址線用、共1

31、1條。（2）1024×l位構(gòu)成：128KB RAM。·需要芯片數(shù)：128×6=1024片·片外地址線數(shù)：片內(nèi)地址線用10條，即。片外地址線用，共10條。（3）2K×4位RAM構(gòu)成256KB存儲系統(tǒng)。·需要的芯片數(shù)：32×264片 ·片外地址線數(shù)：對內(nèi)地址線用11條，即。片外地址線用 共9條。（4）64×1位RAM構(gòu)成256KB存儲系統(tǒng)。·需要的芯片數(shù)：32片·片外地址線數(shù)：片內(nèi)地址線共用16條，可分為低8位為行地址，高8位為列地址。片外地址線用，共4條。第6章 總線及總線標(biāo)準(zhǔn)6.1 總

32、線的基本概念及原理一. 單項(xiàng)選擇題1. 常用總線RS-232C是屬于（ ）總線。A. 片總線 B. 內(nèi)總線 C外總線 D. 地址總線 2. 80868088微處理器的地址總線、數(shù)據(jù)總線和控制總線等是（ ）。A. 片總線 B. 內(nèi)總線 C外總線 D. 通信總線3. 常用的總線中的PC總線是（ ）。 A.片總線 B內(nèi)總線 C.外總線 D. 元件級總線4. 當(dāng)總線上所接負(fù)載超過總線負(fù)載能力時，必須在總線和負(fù)載之間加接（ ）。 A. ADC0809 B. DAC0832 C. 三態(tài)緩沖器 D. 地址鎖存器5. 用硬件實(shí)現(xiàn)總線分配的邏輯電路為（ ）。 A. 總線控制器 B. 總線仲裁器 C. DMAC

33、D. 總線收發(fā)器6.幾乎所有微處理器芯片中，都包含有仲裁機(jī)構(gòu)，一般優(yōu)先級總是安排為（ ）。 A. DMA控制器較高于微處理器 BDMA控制器較低于微處理器 C. DMA控制器與微處理器相同 D. 微處理器高于DMA控制器7.在串聯(lián)優(yōu)先級總線判別電路中越靠近總線仲裁器的模塊優(yōu)先級（ ）。 A. 低 B. 較低 C. 較高 D. 高8.PCXT機(jī)系統(tǒng)板上，微處理器模塊掛在（ ）總線上。 A. 芯片 B. 系統(tǒng)總線 C. 擴(kuò)充總線 D. 外總線9.PCXT機(jī)系統(tǒng)板上，支持器件掛在（ ）總線上。 A. 系統(tǒng)總線 B. 系統(tǒng)擴(kuò)充總線 C. 系統(tǒng)總線和系統(tǒng)擴(kuò)充總線 D. 系統(tǒng)總線和芯片總線10.PCXT機(jī)

34、系統(tǒng)板上，動態(tài)RAM在（ ）總線上。 A. 系統(tǒng)總線 B. 系統(tǒng)擴(kuò)充總線 C. 系統(tǒng)總線和芯片總線 D. 系統(tǒng)總線和系統(tǒng)擴(kuò)充總線11.PCXT機(jī)系統(tǒng)板上ROM掛在（ ）總線上。 A. 芯片總線 B. 系統(tǒng)總線 C. 系統(tǒng)擴(kuò)充總線 D. 外總線12.PCXT機(jī)系統(tǒng)板上的I/O適配器掛在（ ）總線上。 A. 芯片總線 B系統(tǒng)總線 C. 外總線 D. 系統(tǒng)擴(kuò)充總線二. 判斷說明題1.所謂微型計(jì)算機(jī)三總線是指地址總線AB、控制總線CB和數(shù)據(jù)總線。 （ ）2.微型計(jì)算機(jī)三總線是指微型計(jì)算機(jī)三類總線片總線、I-BUS和E-BUS。 （ ）3.32位微型計(jì)算機(jī)出現(xiàn)后，又推出了許多32位微型計(jì)算機(jī)總線，如MU

35、LTIBUS等。 （ ）4.適用于16位微型計(jì)算機(jī)的內(nèi)總線有RS449、IEEE488等。 （ ）5.總線是由傳輸信息的物理介質(zhì)以及一套管理信息傳輸?shù)耐ㄓ靡?guī)則所構(gòu)成。 （ ）6.片總線就是板級總線。 （ ）7.所謂內(nèi)部總線是常說的通信總線，用于微型計(jì)算機(jī)中各插件之間信息傳輸?shù)耐?。?）8.外總線就是系統(tǒng)總線。 （ ）9.按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口是通用接口。 （ ）10.對于PC總線輸出低電平信號而言，負(fù)載能力是指當(dāng)它吸收了規(guī)定電流時，仍然保持邏輯低電平。（ ）11.對于PC總線輸出高電平信號而言，負(fù)載能力是指由信號源吸收負(fù)載的輸入電流。（ ）12.凡是能夠?qū)偩€上的數(shù)據(jù)請求做出響應(yīng)，但本身不具備

36、總線控制能力的模塊稱為主模塊。（ ）13.單處理機(jī)系統(tǒng)中，雖然有DMA控制器，但這個系統(tǒng)中不需要有總線仲裁器。（ ）14.由于多處理機(jī)系統(tǒng)中，每個處理機(jī)都會隨機(jī)地提出對總線使用的要求，這樣就可能發(fā)生總線競爭現(xiàn)象。（ ）15.串行優(yōu)先級判別法中, 優(yōu)先級高的模塊頻繁請求，優(yōu)先級低的模塊可能很長時間都無法獲得總線。（ ）16.并聯(lián)優(yōu)先級別判別法中有N個模塊，都可以作為總線主設(shè)備，每個模塊都有總線請求線和總線允許線，模塊間互相聯(lián)系，互相制約。（ ）17.三種優(yōu)先級判別法中，串行優(yōu)先判別方法仲裁電路復(fù)雜，需要大量外部邏輯才能實(shí)現(xiàn)。（ ）18.串行優(yōu)先級判別電路中必要條件是先檢測到忙信號輸入端處于無效狀

37、態(tài)，仲裁器接受總線請求輸入條件，也是忙線處于無效狀態(tài)。（ ）19.串行優(yōu)先級判別法中的仲裁機(jī)構(gòu)是一線鏈?zhǔn)降摹?（ ）20.并聯(lián)優(yōu)先級判別法中的仲裁機(jī)構(gòu)，當(dāng)一個模塊用總線傳輸結(jié)束以后，總線忙信號被撤銷，仲裁器的允許信號置為有效。（ ） 三、簡答題1.微機(jī)系統(tǒng)采用總線后有什么好處？2.試述總線的定義。3.試述常用總線？4.采用總線標(biāo)準(zhǔn)有何好處？5.總線標(biāo)準(zhǔn)的規(guī)范說明有哪些？7.簡述總線仲裁的含義。8.簡述總線仲裁優(yōu)先級方法。10.系統(tǒng)板上各部件同各總線的關(guān)系是什么？11.PC總線信號線有哪些類型，簡要說明。13.ISA前62引腳總線與PC/AT總線有何區(qū)別？14.PCI總線有何特點(diǎn)？15.簡單說明

38、PC總線、ISA總線與EISA總線區(qū)別與聯(lián)系？28.簡述即插即用的功能。2.1 練習(xí)題參考答案一. 單項(xiàng)選擇題1.C2.A3.B4.C5.B 6.A7.D8.A9.C10.D 11.C 12.D二. 判斷說明題1.（）。2.（）“微型計(jì)算機(jī)三類總線片總線、I-BUS和E-BUS”改為“AB、DB、CB”。 3.（）“如MULTIBUS等”改為“如MCA、VME總線等”。 4.（）“有RS-449、IEEE488等”改為“有PC總線等”。5.（）。 6（）“板級總線”改為“元件級總線”。7.（）“常說的通信總線”改為“常說的系統(tǒng)總線”。8.（）“系統(tǒng)總線”改為“通信總線”。 9.（）。 10.（

39、）。11.（）“由信號源吸收負(fù)載的輸入電流”改為“由信號源流向負(fù)載的輸出電流”。12.（）“稱為主模塊”改為“稱為總線從設(shè)備”。13.（）“不需要有總線仲裁器”改為“也要有DMA控制器，微處理器就有了總線使用的競爭者，這樣的系統(tǒng)也必須有相應(yīng)的總線仲裁器”。14.（）。 15.（）。16.（）“模塊間互相聯(lián)系，互相制約”改為“模塊間獨(dú)立的，沒有任何控制關(guān)系”。17.（）“串行優(yōu)先判別方法”改為“循環(huán)優(yōu)先級判別方法”。18.（）。 19.（）“一線鏈?zhǔn)健备臑椤叭€鏈?zhǔn)健薄?0.（）“允許信號置為有效”改為“仲裁器的允許信號也被撤消”。三. 簡答題1. 微型計(jì)算機(jī)系統(tǒng)采用了總線后，不僅可以提高系統(tǒng)的

40、效率和處理速度，簡化微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)，使系統(tǒng)易于擴(kuò)充，而且可以大大簡化系統(tǒng)硬件的設(shè)計(jì)過程，減輕軟件的設(shè)計(jì)和調(diào)試工作，縮短軟件研制周期，從而降低了系統(tǒng)的成本。2. 總線是一種在多于兩個模塊（設(shè)備或子系統(tǒng)）間傳送信息的公共通路，以便實(shí)現(xiàn)各設(shè)備（設(shè)備或子系統(tǒng)）之間能實(shí)現(xiàn)信息共享和交換。3. 8086/8088微處理器的AB、CB、DB構(gòu)成片總線。STD總線MULTIBUS總線、PC總線、PC-AT等是內(nèi)總線即微機(jī)總線、系統(tǒng)總線、板級總線，目前這類總線又推出32位微機(jī)總線如MCA總線、VME總線、EISA總線等。外總線有RS-232C、RS-449、IEEE488等。4. 采用總線標(biāo)準(zhǔn)可以為計(jì)算機(jī)

41、接口的軟硬件設(shè)計(jì)提供方便。由于總線標(biāo)準(zhǔn)的引入，使各個模塊的接口芯片的設(shè)計(jì)相對獨(dú)立。同時也給接口軟件的模塊化設(shè)計(jì)帶來方便。5. 總線標(biāo)準(zhǔn)的規(guī)范說明如下：（1）機(jī)械結(jié)構(gòu)規(guī)范：確定模敿尺寸、總線插頭，邊沿連接器等的規(guī)格及位置。（2）功能規(guī)范：確定各引腳信號名稱、定義、功能與邏輯關(guān)系，對相互作用的協(xié)議進(jìn)行說明。（3）電氣規(guī)范：規(guī)定信號工作時的高低電平、動態(tài)轉(zhuǎn)換時間、負(fù)載能力及最大額定值。6. 當(dāng)總線上所接負(fù)載超過總線的負(fù)載能力時，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動器，最常用的是三態(tài)緩沖器。能起到驅(qū)動即信號電流放大，可帶動更多負(fù)載和隔離，減少負(fù)載對總線信號的影響。7. 所謂總線仲裁就是為了防止多處理機(jī)

42、同時控制總線，在總線上設(shè)立一個處理總線競爭的機(jī)構(gòu)，按優(yōu)先級次序，合理地分配資源。8. 對總線仲裁問題有三種方法解決總線分配的優(yōu)先級技術(shù)即串聯(lián)、并聯(lián)、循環(huán)等。 （1）串聯(lián)優(yōu)先級判別法：串聯(lián)優(yōu)先級判法機(jī)構(gòu)中有N個模塊，都可以作為總線主設(shè)備，各個模塊中的請求輸出端采用集電板漏極開路門，請求端用線或方式接到仲裁器請求輸入端，每個模塊的忙端同仲裁器的“總線忙”狀態(tài)線相連，這是一個輸入輸出雙向信號線。當(dāng)一個模塊占有總線控制權(quán)時，該模塊的“忙”信號端成為輸出端，向系統(tǒng)的“忙”狀態(tài)線送出有效信號，例如低電平。其他模塊的“忙”信號端全部作為輸入端工作，檢測“忙”線上狀態(tài)。一個模塊若要提出總線“請求”，條件是先檢

43、測到“忙”線處于無效狀態(tài)，仲裁器接收總線請求輸入的條件、也是“忙線處于無效狀態(tài)。進(jìn)一步可以規(guī)定仲裁器輸出“允許”信號條件首先是“忙”線無效，表示總線沒有被任一模塊占用；其次才是有模塊提出了總線請求?！霸试S”信號在鏈接的模塊之間傳輸，直到提出總線“請求”的那個模塊為止。這里從“允許”信號的邊沿觸發(fā)，它把共享總線的各模塊按規(guī)定的優(yōu)先級別鏈接在鏈路中的不同位置上。越前面的模塊，優(yōu)先級越高。當(dāng)前面的模塊要使用總線時，便發(fā)出信號禁止后面的部件使用總線，通過這種方式，確定請求總線各模塊中優(yōu)先級最高的模塊。 這種串聯(lián)優(yōu)先級別判別中的仲裁機(jī)構(gòu)是三線鏈?zhǔn)降闹俨脵C(jī)構(gòu)。 （2）并聯(lián)優(yōu)先級判別法：在這種判別法中有N個

44、模塊，都可作為總線主設(shè)備，每個模塊都有總線“請求”線和總線“允許”線，模塊之間是獨(dú)立的，沒有任何控制關(guān)系。這些信號接到總線優(yōu)先控制器即仲裁器，任何一模塊使用總線，都要通過“請求”線向仲栽器發(fā)出“請求”信號。 仲裁器是由一個優(yōu)先級編碼器和一個譯碼器組成。該電路接到某個模塊或多個模塊發(fā)來的請求信號后，首先經(jīng)優(yōu)先級編碼器進(jìn)行編碼，然后由譯碼器產(chǎn)生相應(yīng)的輸出信號，發(fā)往請求總線模塊優(yōu)先級別最高的模塊，總線已經(jīng)被占用。在一個模塊占用總線的傳輸結(jié)束后，就把總線“忙”信號撤銷，仲裁器也撤銷“允許”信號。根據(jù)各請求輸入情況，仲載器重新分配總線控制權(quán)。（3）循環(huán)優(yōu)先級判別法：這種方法類似于并聯(lián)優(yōu)先級判別方法，其中

45、的優(yōu)先級是動態(tài)分配的，原來的優(yōu)先級編碼器由一個更為復(fù)雜的電路代替，該電路把占有總線的優(yōu)先級在發(fā)出總線請求的那些模塊之間循環(huán)移動，從而使每個總線模塊使用總線機(jī)會相同。9. 比較總線仲裁器優(yōu)先級判別法如下： （1）三種總線仲裁器優(yōu)先級判別法中，循環(huán)優(yōu)先級判別法仲裁電路復(fù)雜，需要大量外部邏輯才能實(shí)現(xiàn)，串聯(lián)優(yōu)先級判別法不需要使用外部邏輯。 （2）串聯(lián)優(yōu)先級判別法所允許鏈接的模塊數(shù)目受到嚴(yán)格限制。（3）三種總線仲裁器優(yōu)先級判別法比較，并聯(lián)優(yōu)先級判別方法較好，它的仲裁電路不復(fù)雜，而允許總線上鏈接模塊多。其他方法次之。10. 系統(tǒng)板上各部件同各總線的關(guān)系為： （1）微處理器模塊掛在芯片總線上。 （2）支持器

46、件掛在系統(tǒng)總線和系統(tǒng)擴(kuò)充總線上。 （3）等待總線響應(yīng)電路掛在芯片總線和系統(tǒng)總線上。 （4）動態(tài)RAM掛在系統(tǒng)總線和系統(tǒng)擴(kuò)充總線上。 （5）ROM掛在系統(tǒng)擴(kuò)充總線上。（6）系統(tǒng)板上的I/O適配器掛在系統(tǒng)擴(kuò)充總線上。11. PC總線信號線有8位雙向數(shù)據(jù)總線，20位單向地址總線，其余為控制總線，共26條，包括6級中斷請求線IRQ2IRQ7、3對DMA控制線加一條DACK0、4條存儲器和IO設(shè)備的讀寫命令線、1條系統(tǒng)時鐘信號、1條I/O奇偶檢測線、1條I/O就緒線及其他聯(lián)絡(luò)信號線。此外，還提供4種電源+5V、-5V、+12V、-12V共8條線，供擴(kuò)充及I/O適配器使用。12. 62芯I/O通道中J1J

47、7槽和J8信號稍攉區(qū)別：（1）J8的I/O通道，地址線用XA19XA0，數(shù)據(jù)線用XD7XD0，讀寫命令線用、。它們都由擴(kuò)充系統(tǒng)總線提供。（2）J1J7的I/O通道中B8引腳是一根備用線即為RESERVED，但在J8的I/O通道中，該引腳為即卡選中信號，當(dāng)J8槽上的適配器被選中時，該引腳為低電平，向系統(tǒng)指示此卡選中，以便微處理器讀寫J8槽上的適配器，該引腳和J1J7的備用腳接在一起，但系統(tǒng)不用它。J8一般用來插入擴(kuò)充RAM等模板。13. （1）原B19作為0通道的DMA應(yīng)答線，現(xiàn)因AT機(jī)的RAM刷新不再通過DMA傳輸來完成，所以直接由系統(tǒng)板上RAM刷新電路產(chǎn)生信號替代，也可由I/O擴(kuò)展板上的其他

48、微處理器驅(qū)動刷新信號。另一處是PC/AT機(jī)上J8槽的B8引腳，原是板選中信號，現(xiàn)在各個槽中B8處均引入一個“OWS”即等待狀態(tài)信號，它表示擴(kuò)展槽中的設(shè)備無需處理器插入任何附加等待狀態(tài)，即可完成當(dāng)前總線周期。14. （1）突出的高性能：實(shí)現(xiàn)33MHz和66MHZ總線操作，傳輸速率從132Mb/s（3MHz時鐘，32位數(shù)據(jù)通過）可升級到528MBs（66MHz時鐘，64位數(shù)據(jù)通路），滿足當(dāng)前及以后相當(dāng)一段時期內(nèi)PC機(jī)傳輸速率的要求。支持突發(fā)工作方式，改進(jìn)了寫相關(guān)的圖形性能，能真正實(shí)現(xiàn)與微處理器存儲子系統(tǒng)的完全并發(fā)工作。 （2）良好的兼容性： PCI總線部件和插件接口相對于微處理器是獨(dú)立的，PCI總

49、線支持所有的目前和將來不同結(jié)構(gòu)的微處理器，因此具有相對長的生命周期。 （3）支持即插即用：PCI設(shè)備中有存放設(shè)備具體信息的寄存器，這些信息可以使系統(tǒng)BIOS和操作系統(tǒng)層的軟件可以自動配置PCI總線部件和插件，使系統(tǒng)使用方便。 （4）多主能力：支持多主設(shè)備系統(tǒng)，允許任何PCI主設(shè)備和從設(shè)備間實(shí)現(xiàn)點(diǎn)到點(diǎn)對等存取，體現(xiàn)了高度的接納設(shè)備的靈活性。 （5）適度地保證了數(shù)據(jù)的完整性。 （6）優(yōu)良軟件兼容性。（7）定義了5V和3.3V兩種信號環(huán)境，3.3V5V的組件技術(shù)可以使電壓平滑過渡。（8）相對的低成本：采用了最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，減少總裁信號的引腳個數(shù)和PCI部件數(shù)，PCI到ISAEISA的

50、轉(zhuǎn)換由芯片廠提供，減少了用戶的開發(fā)成本。15. ISA、EISA、PCI比較如下： 性能ISAEISAPCI數(shù)據(jù)傳輸位數(shù)8/168/16/3232/64峰值最高速率小于8Mb/s33Mb/c528Mb/s系統(tǒng)配置能力資源沖突突出有條件地自動配置自動配置，即插即用配置的方便性人工，不方便采用EISA實(shí)用配置程序全自動，最方便驅(qū)動程序依硬件類型依硬件類型與硬件無關(guān)接納I/O設(shè)備低速廣泛應(yīng)用中速廣泛應(yīng)用允許高速設(shè)備插座的引腳數(shù)98 188124(32位)188(64位)插座的兼容性極廣泛的8/16位卡淺部同ISA，深部擴(kuò)充可靠，兼容性好物理尺寸小/中/大齊全大小相對靈活32位/64位兩類，尺寸小成本

51、價格低高中、低16. 主板又稱為主機(jī)板、系統(tǒng)、母板，是位于PC攺機(jī)箱內(nèi)的一塊大型印刷電路板。17. ATX結(jié)構(gòu)主要特征：（1）微處理器插座和內(nèi)存條插槽的位置做了重新的設(shè)計(jì)，把微處理器從原來ISA擴(kuò)展槽附近移開，移到右邊電源附近。這樣不再影響I/O擴(kuò)展卡的安裝，使所有的I/O擴(kuò)展槽都可以插入全長擴(kuò)展卡。而內(nèi)存條插槽從電源附近移到主板中部，這樣一來裝拆內(nèi)存條都方便。（2）微處理器的位置緊靠電源風(fēng)扇，只要加裝一塊散熱片，利用電源的通風(fēng)冷卻系統(tǒng)，電源風(fēng)扇可直接為微處理器散熱，而不一定再加裝專用的微處理器散熱小風(fēng)扇。（3）ATX主板把PC機(jī)主機(jī)同外圍設(shè)備相連接的串行、并行和多媒體接口全部集中在主機(jī)的右上方，并且與主機(jī)是水平方向排列。還有一種雙層接口，能連接更多的外部設(shè)備。這樣的安排改變了舊機(jī)箱后部接口繁雜混亂的狀態(tài)，使PC機(jī)安裝調(diào)試更方便快捷，也為各種I/O卡接到主板上制造有利條件，所以說ATX主板具有超強(qiáng)的擴(kuò)充性。 （4）ATX主板把軟盤、硬盤和光驅(qū)等連接線設(shè)計(jì)在主板的右下方，更接近于軟驅(qū)、硬驅(qū)和光驅(qū)的位置