【重要】鎖相環(huán)的相位噪聲分析

1、鎖相環(huán)路相位噪聲分析張文軍電信0802【摘要】本文對鎖相電路的相位噪聲進行了論述，并對其中各組成部件的相位噪聲也做了較為詳細的分析。文中最后提出了改進鎖相環(huán)相位噪聲的辦法?！娟P(guān)鍵詞】鎖相環(huán)；相位噪聲；分析引言相位噪聲是一項非常重要的性能指標，它對電子設備和電子系統(tǒng)的影響很大，從頻域看它分布的載波信號兩旁按哥律譜分布。用這種信號無論做發(fā)射激勵信號，還是接收機本振信號以及各種頻率基準，這些信號在解調(diào)過程中都會和信號一樣出現(xiàn)在解調(diào)終端，引起基帶信噪比下降。在通信系統(tǒng)中使環(huán)路信噪比下將，誤碼率增加；在雷達系統(tǒng)中影響目標的分辨能力，即改善因子。接收機本振的相位噪聲遇到強干擾信號時，會產(chǎn)生“倒混頻”，使接

2、收機有效噪聲系數(shù)增加。隨著電子技術(shù)的發(fā)展，對頻率源的信號噪聲要求越來越嚴格，因此低相位噪聲在物理、天文、無線電通信、雷達、航空、航天以及精密計量、儀器儀表等各種領(lǐng)域里都受到重視。1相位噪聲概述相位噪聲，就是指在系統(tǒng)內(nèi)各種噪聲作用下所表現(xiàn)的相位隨機起伏，相位的隨機起伏起必然引起頻率隨機起伏，這種起伏速度較快，所以又稱之為短期頻率穩(wěn)定度。理想情況下，合成器的輸出信號在頻域中為根單一的譜線，而實際上任何信號的頻譜都不可能絕對純凈，總會受到噪聲的調(diào)制產(chǎn)生調(diào)制邊帶。由于相位噪聲的存在，使波形發(fā)生畸變。在頻域中其輸出信號的譜線就不再是一條單根的譜線，而是以調(diào)制邊帶的形式連續(xù)地分布在載波的兩邊，在主譜兩邊出

3、現(xiàn)了一些附加的頻譜，從而導致頻譜的擴展，相位噪聲的邊帶是雙邊的，是以f0為中心對稱的，但為了研究方便，一般只取一個邊帶。其定義為偏離載頻1Hz帶寬內(nèi)單邊帶相位噪聲的功率與載頻信號功率之比，它是偏離載頻的復氏頻率fm的函數(shù)，記為（fm）,單位為dBc/Hz,即fm=10lgPsSB/Po式中旦SB為偏離載頻fm處，1Hz帶寬內(nèi)單邊帶噪聲功率；P0為載波信號功率。b)單邊帶噪聲激困相位噪聲邊帶2表征相位噪聲物理量2.1 即時相位抖動6中=2二v0tcos(st*)(t)其中，Vo是源的標稱頻率，常數(shù)。8s(Wst'Bs)是小的周期性擾動，稱為雜散，巾則是相位的隨機擾動，稱為相位噪聲2.2

4、即時頻率抖動v(t)它是即時相位抖動的時間變化率,(t)和v(t)是相位抖動和頻率抖動的絕對量。在標稱頻率不同時，將不同頻率源的相位或頻率抖動的絕對量相比較，是沒有意義的。所以，下面介紹的歸一化值，使用起來更為方便，從而得到廣泛應用。2.3 即時相位抖動x(t)x(t)=(t).2二V0上式的綱量為秒。兩個鐘之間的時間差，就可以用x(t)來表示2.4 即為相對頻率抖動y(t)y(t)=1d(t)dx(t)2二Vodtdty(t)是v(t)的歸一化值，沒有量綱。在頻率穩(wěn)定度(相位噪聲)的研究中，y(t)是使用最廣泛的量。以下的有關(guān)討論，無論是在頻域還是時域，往往針對y(t)提出頻率穩(wěn)定度的表征，

5、至今還沒有被一致接受的定義。IEEE時間與頻率委員會推薦的譜密度Sy(f)以及Allan方差0y2(7),實踐中得到廣泛的應用。Allan方差，所定義的實際上頻率源頻率的不穩(wěn)定度，但習慣上還是稱為穩(wěn)定度。實驗表明頻率源的相位噪聲可以用以下的數(shù)學模型來描述:20：二f：fhSy八hf2-2Sy(f)=0fh：二f以上各項都正比于付氏頻率的某次哥，因此稱該模型所表征的噪聲為哥律譜噪聲口=一2，頻率隨機游動噪聲；”=-1,頻率閃爍噪聲；口=0,頻率白噪聲；口=1,相位閃爍噪聲；口=2,相位白噪聲。3鎖相環(huán)系統(tǒng)的相位噪聲分析鎖相環(huán)主要有分頻器、鑒相器、振蕩器等基本電路組成，他們都會不同程度地引入噪聲到

6、鎖相環(huán)系統(tǒng)中。早射干擾具有隨機性，具體分析計算極其困難。雖然我們可借助像AGINENT的ADS等仿真軟件和MATHCAD等大型計算軟件進行分析，但我們必須借助PLL的線性相位模型開始研究(圖2)其中F(s)為環(huán)路濾波器的傳遞函數(shù)；KS口Kvc。分別為鑒相器的鑒相靈敏度和壓控振蕩器的壓控靈敏度上圖的PLL的相位噪聲模型可得其前向增益和反向增益分別為CK,：KvcoF(s)1G(S)-H-s(3-1)N(3-2)其中R為分頻器分頻比。F為環(huán)路濾波器傳遞函數(shù)。利用現(xiàn)代控制理論，可得出鎖相環(huán)環(huán)路各部件的噪聲源對環(huán)路噪聲的貢獻的傳遞函數(shù)。表圖為各類噪聲源及其對應的傳遞函數(shù)噪聲部件傳遞函數(shù)晶體振蕩器1G(

7、S)R1+G(S)HR分頻器G(S)1+G(S)HN分頻器G(S)1十與出鑒相器1G(S)K$1+G(S)HVCOG(S)1+G(H卜面以參考晶體為例，來推到上表給出的各類噪聲源的傳遞函數(shù)為。設曳(s)為明(s)在PLL輸出端產(chǎn)生的相位噪聲，令其他噪聲源的輸入為零，由表可得小%(s)上式聯(lián)合(3-1)和(3-2)式，經(jīng)整理可得晶體噪聲源對應的傳遞函數(shù):丁/、(s)1G(s)T(s)二%(s)R1G(s)其他結(jié)果的推論類似，這里就不再推導。從上表我們可以看出，鑒相器、N分頻器、R分頻器和參考晶體的噪聲傳遞函數(shù)都有G(s)個共同的因子1+G。以上的噪聲源統(tǒng)稱為帶內(nèi)噪聲。3.1晶體振蕩器的相位噪聲晶

8、體振蕩器的相位噪聲6i(S)對輸出相位噪聲60(s)的影響為G(s),一q%(s)=TNM：，i(S)1G(s)由式(4)中可以看出，晶振中心頻率(4)切的相位噪聲全部由環(huán)路輸出，大于環(huán)路諧振頻率9的相位噪聲將被衰減。由于分頻次數(shù)N與倍頻次數(shù)M受輸出頻率和跳頻點數(shù)限制，故主要考慮(S)晶體振蕩器等效電路中的放大器固有噪聲功率FKTB經(jīng)放大器后通過帶寬為B的晶體濾波器與信號功率R一起加到輸入端，m0形成相位噪聲，為放大器輸出端的基底噪聲，可寫成Lgm0=10LgFKTBFs(5)3.2 壓控振蕩器(VCO)的相位噪聲壓控振蕩器VCO)的相位噪聲對o(s)G(s)中0(s)lc中vco(s)1G(

9、s)vco0對的影響具有高通特性，的影響為(6)低于的分量環(huán)路有很強的抑制作用，高于0的相位噪聲分量將全部輸出。因此頻率合成器遠端的相位噪聲主要決定vco(s),vco(s)降低是降低頻率合成器遠端相位噪聲的主要方法。3.3 .3環(huán)路濾波器的相位噪聲影響相位噪聲的另一個重要因素是環(huán)路濾波器。環(huán)路濾波器對最終性能有很大影響，這是因為它決定拐點頻率(在拐點頻率處來自電路不同部分的噪聲開始影響輸出，如圖所示)。在環(huán)路帶寬內(nèi)，鑒相器強迫VCO跟蹤參考頻率，將參考頻率源的相位噪聲帶到VCO上。由于鑒相器噪聲基底通常比參考頻率源的相位噪聲高，因此這一過程受到鑒相器噪聲基底的支配。由于補償頻率高于環(huán)路帶寬，

10、環(huán)路就不能很好的跟蹤參考頻率，總的相位噪聲等于VCO的相位噪聲，因此要將環(huán)路帶寬設置在鑒相器噪聲基底與VCO自由振蕩時相位噪聲的交叉點上。過寬和過窄的環(huán)路帶寬雖然對VCO的相位噪聲有一定的改善，但不能很好地提高PLL的相位噪聲性能。圖2典型單環(huán)路合成器的噪聲曲線3.4 .4鑒相器的相位噪聲鑒相器的相位噪聲對60(s)的影響為,G(s)/=一N1G(s)KdVnd(7)由式(7)可以看出，對0(s)也呈低通特性，對0(s)影響將很小。另外，還可看出,應盡量提高鑒相靈敏度，使環(huán)路抑制能力增強，還應注意鑒相器輸入電壓也應足夠大，使鑒相器二極管能工作在理想?yún)^(qū)域，以降低鑒相器的附加相噪。3.5 電源引起

11、的相位噪聲電源引起的相位噪聲主要來源于電源變壓器及整流后的紋波電壓，它們都通過某種方式對基準信號進行調(diào)制，尤其對晶振的調(diào)制，而形成相位噪聲，這種噪聲都屬于近端干擾噪聲，將由環(huán)路全部轉(zhuǎn)移到輸出端輸出。3.6 分析環(huán)路對帶內(nèi)噪聲源呈低通過濾，故希望將環(huán)路帶寬fc越低越好；但環(huán)路對VCO呈高通過濾，又希望環(huán)路帶寬fc越寬越好。為了兼顧這一對矛盾，能夠?qū)煞N噪聲都得到合理的抑制，可以選擇環(huán)路帶寬fc在兩噪聲源譜密度線的交叉點附近總是比較接近于最佳狀態(tài)的。但考慮晶振噪聲要惡化，2010g(%)所以實際帶寬要略小一些。又前面方程可知，在環(huán)路一2帶寬內(nèi)VCO的噪聲貢獻很小，而帶內(nèi)噪聲源電壓電源應乘以N,那么

12、噪聲功率應于N成正比，因此通常會錯誤的認為相位噪聲隨2010g(N)變化。這個理論本身沒有錯但是它忽略了鑒相器噪聲的影響。鑒相器也是PLL的一個重要的噪聲源。以一個數(shù)字三態(tài)鑒頻鑒相器為例，在比較頻率較高時輸出的相位噪聲就更大。由此可以看出鑒相器的相位噪聲影響與比較頻率有關(guān)，且按1010g(N)變化。4在實際工程中座地相位噪聲的重要注意事項4.1 (晶振的相位噪聲+倍頻惡化的dB)要高于具體指標，頻率高時倍頻器次數(shù)減小有利于相位噪聲的減小。4.2 一般10KHZ以下的相位噪聲主要靠環(huán)路來改善VCO環(huán)內(nèi)的相位噪聲，在設計環(huán)路濾波器和主干射頻電路時，一定要采用小的封裝電阻，另外在設計衰減電路時，盡量采用兀型電路，不采用T型電路，因此沒在主干射頻電路上增加一個電阻就帶來一些相位噪聲的惡化。4.3 PLL是對電路很敏感的電路，所以在布板式電源要遠離PLL主干路，注意濾波4