如何用JK觸發(fā)器設(shè)計(jì)計(jì)數(shù)器

1、3）按計(jì)數(shù)增減分：加法計(jì)數(shù)器,減法計(jì)數(shù)器,力口/減法計(jì)數(shù)器.7.3.1異步計(jì)數(shù)器一，異步二進(jìn)制計(jì)數(shù)器1,異步二進(jìn)制加法計(jì)數(shù)器分析圖7.3.1由JK觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器.分析方法：由邏輯圖到波形圖（所有JK觸發(fā)器均構(gòu)成為T/觸發(fā)器的形式，且后一級(jí)觸發(fā)器的時(shí)鐘脈沖是前一級(jí)觸發(fā)器的輸出Q）,再由波形圖到狀態(tài)表，進(jìn)而分析出其邏輯功能.2,異步二進(jìn)制減法計(jì)數(shù)器減法運(yùn)算規(guī)則：0000-1時(shí)，可視為（1）0000-1=1111;1111-1=1110,其余類推.注:74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式（2）CT74LS161的邏輯功能=0時(shí)異

2、步清零.C0=0=1,=0時(shí)同步并行置數(shù).=1且CPT=CPP=1,按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù).=1且CPT-CPP=0M,計(jì)數(shù)器狀態(tài)保持不變.4,反饋置數(shù)法獲得N進(jìn)制計(jì)數(shù)器方法如下：寫出狀態(tài)SN-1的二進(jìn)制代碼.求歸零邏輯，即求置數(shù)控制端的邏輯表達(dá)式.,回連線圖.（集成計(jì)數(shù)器中，清零，置數(shù)均采用同步方式的有74LS163;均采用異步方式的有74LS193,74LS197,74LS192;清零采用異步方式，置數(shù)采用同步方式的有74LS161,74LS160;有的只具有異步清零功能，如CC4520,74LS190,74LS191;74LS90則具有異步清零和異步置9功能.等等）試用C

3、T74LS161構(gòu)成模小于16的N進(jìn)制計(jì)數(shù)器5,同步二進(jìn)制加/減計(jì)數(shù)器二，同步十進(jìn)制加法計(jì)數(shù)器8421BC駟同步十進(jìn)制加法計(jì)數(shù)器電路分析三，集成同計(jì)數(shù)器1,集成十進(jìn)制同步加法計(jì)數(shù)器CT74LS160（1）CT74LS160的引腳排列和邏輯功能示意圖圖7.3.3CT74LS160的引腳排列圖和邏輯功能示意圖（2）CT74LS160的邏輯功能=0時(shí)異步清零.C0=0=1,=0時(shí)同步并行置數(shù).=1且CPT=CPP=1,按照BC則進(jìn)行同步十進(jìn)制計(jì)數(shù).=1且CPT-CPP=0M,計(jì)數(shù)器狀態(tài)保持不變.2.集成十進(jìn)制同步加/減計(jì)數(shù)器CT74LS190其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.

4、3.10所示.集成計(jì)數(shù)器小結(jié)：集成十進(jìn)制同步加法計(jì)數(shù)器74160,74162的引腳排列圖，邏輯功能示意圖與74161,74163相同，不同的是，74160和74162是十進(jìn)制同步加法計(jì)數(shù)器,而74161和74163是4位二進(jìn)制(16進(jìn)制)同步加法計(jì)數(shù)器.此外,74160和74162的區(qū)別是,74160采用的是異步清零方式，而74162采用的是同步清零方式.74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同.7.3.3利用計(jì)數(shù)器的級(jí)聯(lián)獲得大容量N進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的級(jí)聯(lián)是

5、將多個(gè)計(jì)數(shù)器串接起來，以獲得計(jì)數(shù)容量更大的N進(jìn)制計(jì)數(shù)器.1,異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量.舉例:74LS290(1)100進(jìn)制計(jì)數(shù)器(2)64進(jìn)制計(jì)數(shù)器2,同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信號(hào)來驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù).同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢.另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的進(jìn)位輸出

6、送高位計(jì)數(shù)器的計(jì)數(shù)控制端.舉例:74161(1)60進(jìn)制(2)12位二進(jìn)制計(jì)數(shù)器(慢速計(jì)數(shù)方式)12位二進(jìn)制計(jì)數(shù)器(快速計(jì)數(shù)方式)7.4寄存器和移位寄存器寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的.一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成.按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入，并行輸出，也可以串行輸入，用行輸出，還可以并行輸入，用行輸出，用行輸入，并行輸出，十分靈活，用途也很廣.7.4.1基本寄存器概念

7、:在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器.1,單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3,就立即被送入進(jìn)寄存器中，即有：2.雙拍工作方式基本寄存器清零.CR=0,異步清零.即有：(2)送數(shù).CR=1時(shí),CP上升沿送數(shù).即有：保持.在CR=1,CP±升沿以外時(shí)間，寄存器內(nèi)容將保持不變.7.4.2移位寄存器1.單向移位寄存器四位右移寄存器：時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：右移位寄存器的狀態(tài)表：輸入現(xiàn)態(tài)次態(tài)說明DiCP1T1T1T1T00001000110011101000110011101111連

8、續(xù)輸入4個(gè)1單向移位寄存器具有以下主要特點(diǎn)：?jiǎn)蜗蛞莆患拇嫫髦械臄?shù)皿，在CP脈沖操作下，可以依次右移或左移.n位單向移位寄存器可以寄存n位二進(jìn)制代碼.n個(gè)CP脈沖即可完成串行輸入工作，此后可從QO-Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)用行輸出操作.若用行輸入端狀態(tài)為0,則n個(gè)CP脈沖后,寄存器便被清零.2.雙向移位寄存器M=0時(shí)右移M=1時(shí)左移3.集成雙向移位寄存器74LS194CT74LS194的弓I腳排列圖和邏輯功能示意圖：CT74LS194勺功能表:工作狀態(tài)0XXX100X101T110T111火井少汨令保持右移左移并行輸入7.4.3 移位寄存器的應(yīng)用一，環(huán)形計(jì)數(shù)器

9、1,環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和用行輸出端相連，構(gòu)成一個(gè)閉合的環(huán).結(jié)構(gòu)特點(diǎn):,即將FFn-1的輸出Qn-1接到FF0的輸入端D0.工作原理：根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1,也可以循環(huán)移位一個(gè)0.即當(dāng)連續(xù)輸入CP脈沖時(shí),環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖.實(shí)現(xiàn)環(huán)形計(jì)數(shù)器時(shí)，必須設(shè)置適當(dāng)?shù)某鯌B(tài)，且輸出Q3Q2Q1Q0初始狀態(tài)不能完全一致（即不能全為"1"或"0"）,這樣電路才能實(shí)現(xiàn)計(jì)數(shù)，環(huán)形計(jì)數(shù)器的進(jìn)制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個(gè)數(shù)n相等，即N=n2,能自啟動(dòng)的4位

10、環(huán)形計(jì)數(shù)器狀態(tài)圖：由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器時(shí)序圖二，扭環(huán)形計(jì)數(shù)器1,扭環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和串行反相輸出端相連，構(gòu)成一個(gè)閉合的環(huán).實(shí)現(xiàn)扭環(huán)形計(jì)數(shù)器時(shí)，不必設(shè)置初態(tài).扭環(huán)形計(jì)數(shù)器的進(jìn)制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個(gè)數(shù)n滿足N=2n的關(guān)系結(jié)構(gòu)特點(diǎn)為:,即將FFn-1的輸出接到FF0的輸入端D0.狀態(tài)圖：2,能自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器7.4.4 順序脈沖發(fā)生器在數(shù)字電路中，能按一定時(shí)間，一定順序輪流輸出脈沖波形的電路稱為順序脈沖發(fā)生器.順序脈沖發(fā)生器也稱脈沖分配器或節(jié)拍脈沖發(fā)生器，一般由計(jì)數(shù)器（包括移位寄存器型計(jì)數(shù)器）和譯碼器組成.作為時(shí)間基準(zhǔn)的計(jì)數(shù)脈沖由計(jì)數(shù)

11、器的輸入端送入，譯碼器即將計(jì)數(shù)器狀態(tài)譯成輸出端上的順序脈沖，使輸出端上的狀態(tài)按一定時(shí)間，一定順序輪流為1,或者輪流為0.前面介紹過的環(huán)形計(jì)數(shù)器的輸出就是順序脈沖，故可不加譯碼電路即可直接作為順序脈沖發(fā)生器.一，計(jì)數(shù)器型順序脈沖發(fā)生器計(jì)數(shù)器型順序脈沖發(fā)生器一般用按自然態(tài)序計(jì)數(shù)的二進(jìn)制計(jì)數(shù)器和譯碼器構(gòu)成.舉例：用集成計(jì)數(shù)器74LS163和集成3線-8線譯碼器74LS138構(gòu)成的8輸出順序脈沖發(fā)生器.二，移位型順序脈沖發(fā)生器移位型順序脈沖發(fā)生器由移位寄存器型計(jì)數(shù)器加譯碼電路構(gòu)成.其中環(huán)形計(jì)數(shù)器的輸出就是順序脈沖，故可不加譯碼電路就可直接作為順序脈沖發(fā)生器.時(shí)序圖：由CT74LS19幽成的順序脈沖發(fā)生

12、器見教材P233的圖7.4.6和圖7.4.7計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)，分頻外，還廣泛用于數(shù)字測(cè)量，運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分.計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成.但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來構(gòu)成.在用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得N進(jìn)制計(jì)數(shù)器.寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路.任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時(shí)取用.寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數(shù)據(jù)只能并行輸入，

13、并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入,并行輸出,串行輸入,串行輸出,并行輸入,用行輸出,串行輸入,并行輸出.寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計(jì)數(shù)器和順序脈沖發(fā)生器等電路.在數(shù)控裝置和數(shù)字計(jì)算機(jī)中，往往需要機(jī)器按照人們事先規(guī)定的順序進(jìn)行運(yùn)算或操作,這就要求機(jī)器的控制部分不僅能正確地發(fā)出各種控制信號(hào)，而且要求這些控制信號(hào)在時(shí)間上有一定的先后順序.通常采取的方法是，用一個(gè)順序脈沖發(fā)生器來產(chǎn)生時(shí)間上有先后順序的脈沖，以控制系統(tǒng)各部分協(xié)調(diào)地工作.順序脈沖發(fā)生器分計(jì)

14、數(shù)型和移位型兩類.計(jì)數(shù)型順序脈沖發(fā)生器狀態(tài)利用率高，但由于每次CP信號(hào)到來時(shí)，可能有兩個(gè)或兩個(gè)以上的觸發(fā)器翻轉(zhuǎn)，因此會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，需要采取措施消除.移位型順序脈沖發(fā)生器沒有競(jìng)爭(zhēng)冒險(xiǎn)問題，但狀態(tài)利用率低.由JK觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器的工作情況分析略.二，異步十進(jìn)制加法計(jì)數(shù)器由JK觸發(fā)器組成的異步十進(jìn)制加法計(jì)數(shù)器的由來：在4位異步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上經(jīng)過適當(dāng)修改獲得.有效狀態(tài):00001001十個(gè)狀態(tài)；無效狀態(tài)：10101111六個(gè)狀態(tài).三，集成異步計(jì)數(shù)器CT74LS290為了達(dá)到多功能的目的，中規(guī)模異步計(jì)數(shù)器往往采用組合式的結(jié)構(gòu)，即由兩個(gè)獨(dú)立的計(jì)數(shù)來構(gòu)成整個(gè)的計(jì)數(shù)器芯片.如：

15、74LS90(290):由模2和模5的計(jì)數(shù)器組成；74LS92:由模2和模6的計(jì)數(shù)器組成；74LS93:由模2和模8的計(jì)數(shù)器組成.1.CT74LS290的情況如下.電路結(jié)構(gòu)框圖和邏輯功能示意圖(2)邏輯功能如下表7.3.1所示.注:5421碼十進(jìn)制計(jì)數(shù)時(shí)，從高位到低位的輸出為.2,利用反饋歸零法獲得N(任意正整數(shù))進(jìn)制計(jì)數(shù)器方法如下：(1)寫出狀態(tài)SN的二進(jìn)制代碼.(2)求歸零邏輯(寫出反饋歸零函數(shù)),即求異步清零端(或置數(shù)控制端)信號(hào)的邏輯表達(dá)式.畫連線圖.舉例：試用CT74LS290勾成模小于十的N進(jìn)制計(jì)數(shù)器.CT74LS290M具有異步清零和異步置9功能.講解教材P215®例7

16、.3.1.注:CT74LS90的功能與CT74LS290S本相同.7.3.2同步計(jì)數(shù)器一，同步二進(jìn)制計(jì)數(shù)器.同步二進(jìn)制加法計(jì)數(shù)器2,同步二進(jìn)制減法計(jì)數(shù)器3,集成同步二進(jìn)制計(jì)數(shù)器CT74LS161(1)CT74LS161的引腳排列和邏輯功能示意圖注:74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式(2)CT74LS161的邏輯功能=0時(shí)異步清零.C0=0=1,=0時(shí)同步并行置數(shù).=1且CPT=CPP=1,按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù).=1且CPT-CPP=0寸，計(jì)數(shù)器狀態(tài)保持不變.4,反饋置數(shù)法獲得N進(jìn)制計(jì)數(shù)器方法如下：寫出狀態(tài)SN-1的二進(jìn)制代碼

17、.求歸零邏輯，即求置數(shù)控制端的邏輯表達(dá)式.,回連線圖.(集成計(jì)數(shù)器中，清零，置數(shù)均采用同步方式的有74LS163;均采用異步方式的有74LS193,74LS197,74LS192;清零采用異步方式，置數(shù)采用同步方式的有74LS161,74LS160;有的只具有異步清零功能，如CC4520,74LS190,74LS191;74LS90則具有異步清零和異步置9功能.等等)試用CT74LS161構(gòu)成模小于16的N進(jìn)制計(jì)數(shù)器5,同步二進(jìn)制加/減計(jì)數(shù)器二，同步十進(jìn)制加法計(jì)數(shù)器8421BC駟同步十進(jìn)制加法計(jì)數(shù)器電路分析三，集成同計(jì)數(shù)器1,集成十進(jìn)制同步加法計(jì)數(shù)器CT74LS160(1)CT74LS160的

18、引腳排列和邏輯功能示意圖圖7.3.3CT74LS160的引腳排列圖和邏輯功能示意圖(2)CT74LS160的邏輯功能=0時(shí)異步清零.C0=0=1,=0時(shí)同步并行置數(shù).=1且CPT=CPP=1,按照BC則進(jìn)行同步十進(jìn)制計(jì)數(shù).=1且CPT-CPP=0M,計(jì)數(shù)器狀態(tài)保持不變.集成十進(jìn)制同步加/減計(jì)數(shù)器CT74LS190其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示.集成計(jì)數(shù)器小結(jié)：集成十進(jìn)制同步加法計(jì)數(shù)器74160,74162的引腳排列圖，邏輯功能示意圖與74161,74163相同，不同的是，74160和74162是十進(jìn)制同步加法計(jì)數(shù)器，而74161和74163是4位二進(jìn)制(

19、16進(jìn)制)同步加法計(jì)數(shù)器.此外,74160和74162的區(qū)別是,74160采用的是異步清零方式，而74162采用的是同步清零方式.74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器,其引腳排列圖和邏輯功能示意圖與74193相同.7.3.3利用計(jì)數(shù)器的級(jí)聯(lián)獲得大容量N進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的級(jí)聯(lián)是將多個(gè)計(jì)數(shù)器串接起來，以獲得計(jì)數(shù)容量更大的N進(jìn)制計(jì)數(shù)器.1,異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量.舉例:74LS290(1)100進(jìn)制計(jì)數(shù)器(2)

20、64進(jìn)制計(jì)數(shù)器2,同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信號(hào)來驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù).同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢.另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端.舉例:74161(1)60進(jìn)制(2)12位二進(jìn)制計(jì)數(shù)器(慢速計(jì)數(shù)方式)12位二進(jìn)制計(jì)數(shù)器(快速計(jì)數(shù)方式)7.4寄存器和移位寄存器寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的.一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制

21、代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成.按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出.移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入，并行輸出，也可以串行輸入，用行輸出，還可以并行輸入，用行輸出，用行輸入，并行輸出，十分靈活，用途也很廣.7.4.1基本寄存器概念:在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器.1,單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3,就立即被送入進(jìn)寄存器中，即有：2.雙拍工作方

22、式基本寄存器清零.CR=0,異步清零.即有：(2)送數(shù).CR=1時(shí),CP上升沿送數(shù).即有：保持.在CR=1,CP±升沿以外時(shí)間，寄存器內(nèi)容將保持不變.7.4.2移位寄存器1.單向移位寄存器四位右移寄存器：時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：右移位寄存器的狀態(tài)表：輸入態(tài)態(tài)明現(xiàn)次說DiCP1T1T1T1T00001000110011101000110011101111連續(xù)輸入4個(gè)1單向移位寄存器具有以下主要特點(diǎn)：?jiǎn)蜗蛞莆患拇嫫髦械臄?shù)碼，在CP脈沖如下，可以依次右移或左移.n位單向移位寄存器可以寄存n位二進(jìn)制代碼.n個(gè)CP脈沖即可完成串行輸入工作，此后可從QO-Qn-1端獲得并行的n位二進(jìn)制數(shù)碼

23、，再用n個(gè)CP脈沖又可實(shí)現(xiàn)用行輸出操作.若用行輸入端狀態(tài)為0,則n個(gè)CP脈沖后，寄存器便被清零.2.雙向移位寄存器M=0時(shí)右移M=1時(shí)左移3.集成雙向移位寄存器74LS194CT74LS194的弓I腳排列圖和邏輯功能示意圖：CT74LS194勺功能表:工作狀態(tài)0XXX100X101T110T111X丹少淚令保持右移左移并行輸入移位寄存器的應(yīng)用一，環(huán)形計(jì)數(shù)器1,環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和用行輸出端相連，構(gòu)成一個(gè)閉合的環(huán).結(jié)構(gòu)特點(diǎn):,即將FFn-1的輸出Qn-1接到FF0的輸入端D0.工作原理：根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1,也可以循環(huán)