數(shù)字電子技術(shù)復習題

1、1.BF.,十進制數(shù)為191 q2.8421BCD碼中的1000代表十進制數(shù)的 8。3 .邏輯函數(shù)F =A+b+Cd的非函數(shù) F = aB（c+D卜4 .TTL三態(tài)輸出門電路有低電平、高電平、高阻三種狀態(tài)。5 .漏極開路（OD）門工作時必須外接電壓和電阻，多個 OD門輸出端并聯(lián)到一起可實現(xiàn)線與功能。6 .鎖存器是一種對脈沖電平敏感的存儲單元電路，而觸發(fā)器是一種對脈沖邊沿敏感的存儲電路。7 .觸發(fā)器有兩個穩(wěn)態(tài)，存儲 8位二進制信息要8個觸發(fā)器。8.J-K觸發(fā)器的特性方程為:Qn * 1 = JQn KQn9.(. 1011)2=(262.54) 8=(B2.B) 16。10.5421BCD碼中的

2、1001代表十進制數(shù)中的 6。11 .已知邏輯函數(shù)的對偶式為 AB + CD+BC,則它的原函數(shù)為 A+B，（C + D）（B+C）。12 .T觸發(fā)器的特性方程為：。Qn'=TQn+TQn13 .集電極開路（OC）門工作時必須外接電壓和電阻，多個 OC門輸出端并聯(lián)到一起可實現(xiàn)線與功能。14 . 一個基本SR鎖存器在正常工作時，不允許輸入R=S=0的信號，因此它的約束條件是R+S =1 或 RS =0。A.SRB.JKC.TD. T7 .把一個二進制計數(shù)器與一個九進制計數(shù)器串聯(lián)可得到（D）進制計數(shù)器。A.2B.11C.9D.188 .一個五位的二進制加法計數(shù)器，由 00000狀態(tài)開始，問

3、經(jīng)過 170個輸入脈沖后，此計數(shù)器的狀態(tài)為。_A） 00111B） 00101C） 01000D） 010109 .下列信號中，（B）是數(shù)字信號。A .交流電壓B.開關(guān)狀態(tài)C.交通燈狀態(tài) D.無線電載波10 .十進制數(shù)24用8421BCD碼表示為（B）。A. 10100B , 00100100 C, 100100D, 1010011 .以下門電路中常用于總線傳輸?shù)臑椋ˋ）。A.三態(tài)（TSL）門B.集電極開路（OC）門C.漏極開路（OD）門D. CMOS與非門12 .下列電路中，不屬于組合邏輯電路的是（ C）。A譯碼器B全加器C寄存器D編碼器13 . N個觸發(fā)器可以構(gòu)成能寄存（B）位二進制數(shù)碼的

4、寄存器。A. N-1B. NC, N+1D. 2N14 .對于JK觸發(fā)器，欲使新態(tài) Qn+1=Qn,應(yīng)使輸入J = K= （C）。A. 0B. QC. 1D. Q15 .若要設(shè)計一個脈沖序列為1101001010的序列脈沖發(fā)生器，應(yīng)選用（ D）個觸發(fā)器。A. 2B. 3C. 4D. 1016. 一個五位的二進制加法計數(shù)器，由 00000狀態(tài)開始，問經(jīng)過 172個輸入脈沖后，此計數(shù)器的狀態(tài)為。_A） 00111B） 00101C） 01000D） 01100三、判斷題（正確打 M錯誤的打x）1 .數(shù)字電路中用“1和“8別表示兩種狀態(tài)，二者無大小之分。（.2 .優(yōu)先編碼器的編碼信號是相互排斥的，不

5、允許多個編碼信號同時有效。（ 為3 .由邏輯門構(gòu)成的電路一定是組合邏輯電路。（ X）4 .時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為同步時序電路和異步時序電路。（M5 .由或非門構(gòu)成的基本 SR鎖存器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。（ X）6 .觸發(fā)器有兩個穩(wěn)定狀態(tài)：Q=1稱為“1"狀態(tài)；Q=0稱為“ 0”狀態(tài)。（M7 .對JK觸發(fā)器，在時鐘信號 CP為高電平期間，當 J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（X）8 .二進制異步加計數(shù)器若用上升沿觸發(fā)的D觸發(fā)器組成，則應(yīng)將低位觸發(fā)器的Q端與相鄰高一位觸發(fā)器的時鐘信號CP相連。（“9 .若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然

6、不相等。（ M10 .邏輯函數(shù)F= A+B+ C D的反函數(shù)F =A B （ C+ D ）。（11 .用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（ X）12 .編碼與譯碼是互逆的過程。（ M13 .格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ V）14 .用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（ X）15 .一個最簡的邏輯電路設(shè)計方案就是一個最佳的方案。（16 .二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（ M17 .SR鎖存器的約束條件 RS=0表示不允許出現(xiàn) R=S=1的輸入。18 .觸發(fā)器有兩個穩(wěn)定狀態(tài)：Q=1稱為“ 1"狀態(tài)；Q=0稱為“ 0”狀態(tài)。（M19 .若要實現(xiàn)一

7、個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（X）20 .二進制異步加計數(shù)器若用下降沿觸發(fā)的D觸發(fā)器組成，則應(yīng)將低位觸發(fā)器的 Q端與相鄰高一位觸發(fā)器的時鐘信號CP相連。（X）21 .若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ X）22 .編碼與譯碼是互逆的過程。（ M23 .邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（24 .D觸發(fā)器的特性方程為 Qn+1 = D ,與Qn無關(guān)，所以它沒有記憶功能。（X）四、化簡題1 .用卡諾圖化簡法化簡邏輯函數(shù)L（A,B,C,D尸im（0,2,5,7,8,10,13,15

8、）,寫出其最簡與-或表達式及最簡或-與表達式。解：（1）由L畫出卡諾圖，如下圖所示。3'（2）畫包圍圈合并最小項，得最簡與-或表達式L = BD +BD3，由最簡與-或表達式，可得最簡或-與表達式為=（B+d）（b + d）2，2.分別用卡諾圖法的圈“1”法和圈“ 0”法化簡下列邏輯函數(shù)：L（A,B,C,D）=!2m（0 3,5 11,13 15）解：由L畫出卡諾圖，如圖題 4.1（a）所示。2'（1）用圈“1”法化簡，如圖題 4.1（b）所示，可得l=B+c + d3，（2）用圈“0”法化簡，如圖題 4.1（c）所示，可得對L求非l = bCD=B+c + d3，兩種方法化簡

9、結(jié)果相同。(a)(b)(c)圖題4.1五、分析設(shè)計題1 .試用一片74HC138和適當?shù)倪壿嬮T實現(xiàn)函數(shù)實現(xiàn)函數(shù)L = ABC+ACD。,.,一 - ' _ '解：邏輯表達式可以化為L = A(BC+CD),令L=BC+CD , L =A，L則2'4'則將B、C、D分別接74HC138的地址輸入端 A2、A1、A0,將A接74HC138的使能輸入端 E3,在譯碼器輸出端加一個與非門，即可實現(xiàn)邏輯函數(shù)L,邏輯圖如圖題 5,1所示。圖題5.14'2 .試分析圖題5,2所示邏輯電路的功能。圖題5.2解：(1)根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式S = A5 B&#

10、169; Ci_L2'Ci =(A® B)C_ AB = AB +(A出 B)C2'(2)列寫真值表ABCi-1SCi00000001100101001101100101010111001111114'(3)確定邏輯功能由真值表可知，該組合邏輯電路完成的是一位全加器的功能，S是和，G是向高位的進位。2'3 .分析圖題5,3所示時序電路：試問它為同步時序電路還是異步時序電路？(2)請畫出其狀態(tài)表和狀態(tài)圖。圖題5.32'解：(1)該電路是由兩個 T觸發(fā)器組成的同步時序電路。(2)根據(jù)電路列出三個方程組輸出方程組：Y=AQiQo激勵方程組：To=AT

11、i=AQo狀態(tài)方程組：將激勵方程組代入 T觸發(fā)器的特性方程 Qn卡=T旨Qn =TQn十TQn得2根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表3'畫出狀態(tài)圖3'4 .試用74LVC161設(shè)計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù)10011111。解：由題意可知，該計數(shù)器共有7個狀態(tài)，為7進制計數(shù)器。2'由于74LVC161為具有異步清零和同步置數(shù)功能的集成計數(shù)器，根據(jù)題意可采用同步置數(shù)法來設(shè)計 該計數(shù)器，其邏輯電路圖如下。3'5'5 .試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)L =AbC + aBc + AB。解：把所給的函數(shù)式變換成最小項表達式L = ABC

12、 +aBc +AB(C +C) = ABC + ABC + ABC + ABC 2，將上式變換成如下形式顯然，上式中 D3、D5、D6、D7都應(yīng)該等于1,而式中沒有出現(xiàn)的最小項m0、m1、m2、m4都應(yīng)該等于0,并將使能端接低電平。4'由此可畫出其邏輯電路圖，如圖題5.1所示。4'圖題5.16 .分析圖題5.2所示組合邏輯電路的邏輯功能。圖題5.2解：(1)根據(jù)邏輯電路可寫出各輸出端的邏輯表達式，并進行化簡和變換。X = A = -Y = AB AB = AB +AB6，z =aC Ac =aC Ac(2)列寫真值表，如下表所示。2'真值表(3)確定邏輯功能。分析真值表

13、可知，輸出最高位X與輸入最高位 A相同。當A為0時，輸出Y、Z分別與對應(yīng)的輸入 B、C相同；而當A為1時，輸出丫、Z分別由對應(yīng)的輸入 B、C取反。因此，這個電 路邏輯功能是對輸入的二進制碼求反碼。最高位為符號位，0表示正數(shù)，1表示負數(shù)，正數(shù)的反碼與原碼相同；負數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。2'7 .分析圖題5.3所示時序電路：(1)試問它為同步時序電路還是異步時序電路？(2)請畫出其狀態(tài)表和狀態(tài)圖。圖題5.3解：(1)由于邏輯圖中各觸發(fā)器使用共同的時鐘CP,故它是同步時序邏輯電路。1'(2)a)根據(jù)電路列出邏輯方程組：3'輸出方程組：Zo=Qo, Z尸Q1, Z

14、2=Q2激勵方程組：將激勵方程代入 D觸發(fā)器的特性方程 Qn=D，得狀態(tài)方程b)列出狀態(tài)轉(zhuǎn)換表3'根據(jù)狀態(tài)方程，可列出狀態(tài)轉(zhuǎn)換表如下。c)畫出狀態(tài)轉(zhuǎn)換圖3'根據(jù)狀態(tài)表，可畫出其狀態(tài)圖如下。8 .試用74LVC161設(shè)計一個計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù) 00101000。解：74LVC161為具有同步置數(shù)和異步清零功能的16進制集成計數(shù)器，依題意，可借助 74LVC161的同步置數(shù)功能來設(shè)計該計數(shù)器。2'具體來說，即將計數(shù)器的預置數(shù)據(jù)輸入端D3、D2、D1和Do接成初始狀態(tài)0010,當計數(shù)器計數(shù)到狀態(tài)1000時，由該狀態(tài)譯碼產(chǎn)生一個同步置數(shù)信號反饋到74LVC161的同步置數(shù)端PE ,則在下一個 CP時鐘作用后，計數(shù)器就會把預置數(shù)據(jù)輸入端D3、D2、D1和D0的狀態(tài)0010置入計數(shù)器。預置控制信號消失后，計數(shù)器就從被置入的狀態(tài)開始重新計數(shù)。其邏輯電路圖如圖題5.4所示。圖題5.48'15鎖存器是一種對脈沖電平敏感的存儲單元電路,而觸發(fā)器是一種對脈沖邊沿敏感的存儲電路。16.已知邏輯函數(shù)的非函數(shù)為 A + B+CD ,則它的原函數(shù)為 AB（C + D）。、單項選擇題1 .下列信號中，（B）是數(shù)字信號。A .交流電壓B.開關(guān)狀態(tài)C.交通燈狀態(tài) D.無線電載波2.以下代碼中為無權(quán)碼的為