門(mén)電路習(xí)題課

1、1 第三章習(xí)題課第三章習(xí)題課本章主要介紹了邏輯電路的基本概念和本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯門(mén)。等集成邏輯門(mén)。 TTL電路輸入級(jí)采用多發(fā)射極晶體管，輸出電路輸入級(jí)采用多發(fā)射極晶體管，輸出級(jí)采用推拉式結(jié)構(gòu)，所以工作速度較快，負(fù)載級(jí)采用推拉式結(jié)構(gòu)，所以工作速度較快，負(fù)載能力較強(qiáng)，是目前使用最廣泛的一種集成邏輯能力較強(qiáng)，是目前使用最廣泛的一種集成邏輯門(mén)。應(yīng)掌握好門(mén)。應(yīng)掌握好TTL門(mén)電氣特性和參數(shù)。門(mén)電氣特性和參數(shù)。 MOS電路屬于單極型電路，電路屬于單極型電路，CMOS電路具有電路具有高速度、功耗低、扇出大、電源電壓范圍寬、高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾

2、能力強(qiáng)、集成度高等一系列特點(diǎn)，使之抗干擾能力強(qiáng)、集成度高等一系列特點(diǎn)，使之在整個(gè)數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢(shì)日在整個(gè)數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢(shì)日益明顯。益明顯。小小 結(jié)結(jié) 本章總的要求：本章總的要求：熟練掌握熟練掌握TTLTTL和和CMOSCMOS集集成門(mén)電路輸出與輸入間的邏輯關(guān)系、成門(mén)電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性等；輸入特性、輸出特性和動(dòng)態(tài)特性等；了解和掌握各類(lèi)集成電子器件正確的了解和掌握各類(lèi)集成電子器件正確的使用方法。使用方法。 重點(diǎn)：重點(diǎn)：TTLTTL電路與電路與CMOSCMOS電路的結(jié)

3、構(gòu)與電路的結(jié)構(gòu)與特點(diǎn)特點(diǎn) 附附: 門(mén)電路的常見(jiàn)邏輯符號(hào)門(mén)電路的常見(jiàn)邏輯符號(hào) 與門(mén)與門(mén) 或門(mén)或門(mén) 非門(mén)非門(mén)F=AB F=A+BAF &ABFABFABFABF ABFABF A1FAFAFAF 與非門(mén)與非門(mén) 或非門(mén)或非門(mén) OC門(mén)門(mén) (兩輸入與非兩輸入與非)BAF BAF &ABFABFABF ABFABF ABF&ABFABFABF 國(guó)標(biāo)國(guó)標(biāo)ABE&ABE&ABE國(guó)家標(biāo)準(zhǔn)國(guó)家標(biāo)準(zhǔn) 三態(tài)門(mén)三態(tài)門(mén) (兩輸入與非兩輸入與非) 與或非門(mén)與或非門(mén)CDAB +ABCDFABCDF& &7 當(dāng)輸入為當(dāng)輸入為0V、5V時(shí)，基極回路等效電路如圖時(shí)，基極回路等

4、效電路如圖vI 5.1k20k10VbebeRB VB解：解： 知識(shí)點(diǎn)知識(shí)點(diǎn)1：三極管開(kāi)關(guān)電路：三極管開(kāi)關(guān)電路3.11 (a) 在圖示電路中，試計(jì)算當(dāng)輸入端在圖示電路中，試計(jì)算當(dāng)輸入端分別接分別接0V、5V和懸空時(shí)輸出電壓和懸空時(shí)輸出電壓vO的數(shù)的數(shù)值，并指出三極管工作在什么狀態(tài)。假值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后定三極管導(dǎo)通以后vBE0.7V，電路參數(shù)，電路參數(shù)如圖中所示。如圖中所示。vI +10V-10V5.1k20k2kvO =30其戴維寧等效電路如圖其戴維寧等效電路如圖RB=5.1/20k=4.1k105.15.120IBIvVv 8 (1)vI=0V時(shí)時(shí)VvvVII

5、B2201 . 5101 . 5此時(shí)發(fā)射結(jié)反偏，此時(shí)發(fā)射結(jié)反偏，T截止，截止，vO10V。+10V4.1k2kvO =302V等效電路如圖等效電路如圖(2)vI=5V時(shí)時(shí)此時(shí)發(fā)射結(jié)正偏此時(shí)發(fā)射結(jié)正偏mAViBB3 . 01 . 47 . 09 . 11 . 47 . 0VvvVIIB9 . 1201 . 51051 . 55201 . 5101 . 5+10V4.1k2kvO =301.9VmARVViCsatCECCBS16. 02301 . 010)(BSBii T飽和，飽和，vO=VCE(sat)=0.1V等效電路如圖等效電路如圖9 (3)輸入端懸空時(shí)輸入端懸空時(shí)基極回路等效電路如圖基極

6、回路等效電路如圖be 20k10V此時(shí)發(fā)射結(jié)反偏，此時(shí)發(fā)射結(jié)反偏，T截止，截止，vO10V。vI +10V-10V5.1k20k2kvO =3010 3.12 圖示電路，試計(jì)算當(dāng)輸入端分別接圖示電路，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓和懸空時(shí)輸出電壓vO的數(shù)值，并的數(shù)值，并指出三極管工作在什么狀態(tài)，三極管導(dǎo)通指出三極管工作在什么狀態(tài)，三極管導(dǎo)通后后vBE=0.7V。解解:當(dāng)輸入為當(dāng)輸入為0V、5V時(shí)，基極回路等效電路如圖時(shí)，基極回路等效電路如圖其戴維寧等效電路如圖其戴維寧等效電路如圖beRB VB RB=4.7k/18k=3.7k187 . 487 . 4 IIBvvVvI +5V

7、-8V3k4.7k18k2kvO =50bevI 3k4.7k18k5Vbe8V11 (1)vI=0V時(shí)時(shí)VvvVIIB7 . 1187 . 487 . 4 此時(shí)發(fā)射結(jié)反偏，此時(shí)發(fā)射結(jié)反偏，T截止，截止，vO5V。(2)vI=5V時(shí)時(shí)VvvVIIB3 . 2187 . 487 . 4 此時(shí)發(fā)射結(jié)正偏此時(shí)發(fā)射結(jié)正偏mAViBB4 . 07 . 37 . 03 . 27 . 37 . 0 mARVViCsatCECCBS05. 02501 . 05)( BSBii T飽和，飽和，vO=VCE(sat)=0.1V。RB VB vO +5ViB =5012 (3)輸入端懸空時(shí)輸入端懸空時(shí)基極回路等效電

8、路如圖示基極回路等效電路如圖示其戴維寧等效電路如圖示其戴維寧等效電路如圖示beRB VB RB=(4.7+3)/18=5.4kVVB1 . 18187 . 438518 mAViBB1 . 04 . 57 . 01 . 14 . 57 . 0BSBii T飽和，飽和，vO=VCE(sat)=0.1V。此時(shí)發(fā)射結(jié)正偏此時(shí)發(fā)射結(jié)正偏e3k4.7k18k5Vb8VvI +5V-8V3k4.7k18k2kvO =50be 題知識(shí)點(diǎn)題知識(shí)點(diǎn)2：二極管與門(mén)、或門(mén)的應(yīng)用：二極管與門(mén)、或門(mén)的應(yīng)用 p131 圖圖2-18（四版）（四版） 在CMOS電路中有時(shí)采用下圖（a）（b）所示的擴(kuò)展功能用法，試分析各圖的邏

9、輯功能，寫(xiě)出Y1 Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(a)二極管構(gòu)成與門(mén)，二極管構(gòu)成與門(mén)，C、D、E只要有一個(gè)為低電平，只要有一個(gè)為低電平，則則vI1為低電平為低電平ABCDEY 1(b)二極管構(gòu)成或門(mén)，二極管構(gòu)成或門(mén)，C、D、E只要有一個(gè)為高只要有一個(gè)為高電平，則電平，則vI2為高電平為高電平EDCBAY2 題知識(shí)點(diǎn)題知識(shí)點(diǎn)2：二極管與門(mén)、或門(mén)的應(yīng)用：二極管與門(mén)、或門(mén)的應(yīng)用 在CMOS電路中有時(shí)采用下圖（c）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫(xiě)出Y3 Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(c)二極管構(gòu)

10、成或門(mén)，二極管構(gòu)成或門(mén)，Y1、Y2只要有一只要有一個(gè)為高電平，則個(gè)為高電平，則Y3為高電平為高電平ABCDEFDEFABCYYY123(d)二極管構(gòu)成與門(mén)，二極管構(gòu)成與門(mén)，Y1、Y2只要有一個(gè)為低電平，則只要有一個(gè)為低電平，則Y4為低電平為低電平FEDCBAFEDCBAYYY1241Y2Y1Y2Y15 3.14指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是 74系列系列TTL門(mén)電路。門(mén)電路。01111Y1012Y1013Y 知知 識(shí)點(diǎn)識(shí)點(diǎn)3：TTL門(mén)電路的輸入端負(fù)載特性門(mén)電路的輸入端負(fù)載特性 見(jiàn) P156 圖P3.14Y1VccViH懸

11、 空Y2VIL10KVIH51Y3Y4VIL10KVccVIHY551KVIHVCCY60104Y因控制端有效，因控制端有效，05IHVY因控制端無(wú)效因控制端無(wú)效 Y6處于高阻態(tài)處于高阻態(tài) Y7VILVCC5.1KY8VCCVIL懸空1017YVVvCCI8 . 404. 01 . 51VCC =15.1KVIL vI1 Y7011018Y18 3.15 指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是 CC4000系列系列CMOS門(mén)電路。門(mén)電路。1001Y1012Y000113Y 知識(shí)點(diǎn)知識(shí)點(diǎn)3：COMS門(mén)電路的輸入端負(fù)載特性門(mén)電路的輸

12、入端負(fù)載特性P156 圖P3.15VDD Y4 &RL VCCVIL 00011214YYY20 3.16 圖示電路中，與非門(mén)圖示電路中，與非門(mén)GM最多可驅(qū)動(dòng)多少個(gè)同樣的與非門(mén)？最多可驅(qū)動(dòng)多少個(gè)同樣的與非門(mén)？ 要求要求GM的高低電平滿(mǎn)足的高低電平滿(mǎn)足VOH3.2V，VOL0.4V。與非門(mén)的輸入。與非門(mén)的輸入 電流為電流為IIL-1.6mA，IIH40A。VOL0.4V時(shí)輸出電流最大值時(shí)輸出電流最大值 為為IOL(max)=16mA， VOH3.2V時(shí)輸出電流最大值為時(shí)輸出電流最大值為IOH(max)=-0.4mA 解：解： GM輸出低電平時(shí)輸出低電平時(shí)IOL(max)=16mA， II

13、L-1.6mA106 . 116(max)(max) ILOLOLILIININI&GM&.N 因輸入低電平時(shí)每個(gè)與非門(mén)輸入端因輸入低電平時(shí)每個(gè)與非門(mén)輸入端 總電流為總電流為IILIOL知識(shí)點(diǎn)知識(shí)點(diǎn)4：扇出系數(shù)，與非門(mén)輸入特性：扇出系數(shù)，與非門(mén)輸入特性21 GM輸出高電平時(shí)輸出高電平時(shí)IOH(max)=-0.4mA， IIH40A504. 024 . 022(max)(max) IHOHOHIHIININI&GM&.N 因輸入高電平時(shí)每個(gè)與非門(mén)輸入端因輸入高電平時(shí)每個(gè)與非門(mén)輸入端 總電流為總電流為2IIHIOHIIH綜合綜合，N=5知識(shí)點(diǎn)知識(shí)點(diǎn)4：扇出系數(shù)，或非

14、門(mén)輸入特性：扇出系數(shù)，或非門(mén)輸入特性3.17 解解 當(dāng)當(dāng) 時(shí)，可以求得時(shí)，可以求得 當(dāng)當(dāng) 時(shí)，又可求得時(shí)，又可求得故故 能驅(qū)動(dòng)能驅(qū)動(dòng)5 5個(gè)同樣的或非門(mén)。個(gè)同樣的或非門(mén)。V4 . 0OL0Vv56 . 12162IL(max)OLIInV2 . 3OH0Vv504. 024 . 02IHOH(max)IInMG已知已知: V2 .3OHVV4 .0OLVV4 .0A40mA6 .1OLIHILVII，mA16(max)OLIV2 .3OHVM(max)OH.GmA.4 .0。I23 3.18. 試說(shuō)明在下列情況下，用萬(wàn)用表測(cè)量圖中試說(shuō)明在下列情況下，用萬(wàn)用表測(cè)量圖中vI2得到的電壓得到的電壓

15、各為多少？與非門(mén)為各為多少？與非門(mén)為74系列系列TTL電路，萬(wàn)用表使用電路，萬(wàn)用表使用5V量程，內(nèi)阻量程，內(nèi)阻 為為20K/V&VvI2vI1解：解：等效電路：等效電路：R1 4k100KT1 vI2 VCC be2 be5 vI1 （3） vI1=3.2VvB1=2.1V；vI2=1.4V（1） vI1懸空懸空vB1=2.1V；vI2=1.4V（2） vI1=0.2VvB1=0.9V；vI2=0.2V 知識(shí)點(diǎn)知識(shí)點(diǎn)5：與非門(mén)輸入端電平互相影響：與非門(mén)輸入端電平互相影響24 （4） vI1經(jīng)經(jīng)51電阻接地電阻接地vB1=0.75V；vI2=0.05VR1 4k100KT1 vI2 VC

16、C be2 be5 vI1 51)(111BECCPPIvVRRRvV05. 0)7 . 05(4051. 0051. 0（5） vI1經(jīng)經(jīng)10k電阻接地電阻接地vB1=2.1V；vI2=1.4V舉例舉例見(jiàn)見(jiàn)P122P122例例3.5.33.5.3 ：計(jì)算圖中電阻：計(jì)算圖中電阻R RP P取值范圍。已知：取值范圍。已知：V VOHOH=3.4V,V=3.4V,VOLOL=0.2V, V=0.2V, VIH(minIH(min) )=2.0V, V=2.0V, VIL(maxIL(max) )=0.8V=0.8V，I IIHIH0.04mA0.04mA。解：解： 當(dāng)當(dāng) =V=VOHOH時(shí)，要求時(shí)

17、，要求 V VIH(minIH(min) )2I1OV VOHOH-I-IIHIHR RP P V VIH(minIH(min) )當(dāng)當(dāng) =V=VOLOL時(shí)，要求時(shí)，要求 V VIL(maxIL(max) )2I1O2I=V=VOLOL+ R+ RP P(V(VCCCC - V - VBEBE V VOLOL)/(R)/(R1 1+R+RP P) )V VIL(maxIL(max) )R RP P 0.69K 0.69KR RP P 35K 35K對(duì)于對(duì)于7474系列，當(dāng)系列，當(dāng)R RP P=2K =2K 時(shí)，時(shí)， 就達(dá)到就達(dá)到1.4V1.4V。I綜合兩種情況綜合兩種情況R RP P應(yīng)按此式選

18、取應(yīng)按此式選取牢記：牢記：R RP P大于大于2K2K歐姆時(shí)，輸入等效為歐姆時(shí)，輸入等效為高電平高電平；小于小于0.7K0.7K歐歐姆時(shí)，輸入等效為姆時(shí)，輸入等效為低電平低電平。26 3.23 計(jì)算圖中計(jì)算圖中RL阻值范圍，其中阻值范圍，其中G1、G2、G3是是74LS系列系列OC門(mén)門(mén),輸出輸出 管截止時(shí)的漏電流為管截止時(shí)的漏電流為IOH=100A，輸出低電平，輸出低電平VOL0.4V時(shí)允許的時(shí)允許的 最大負(fù)載電流為最大負(fù)載電流為ILM=8mA；G4、G5、G6是是74LS與非門(mén)，它們的輸與非門(mén)，它們的輸 入電流為入電流為IIL-0.4mA，IIH 20A，VCC=5V，要求，要求OC門(mén)的輸出

19、門(mén)的輸出 高電平高電平VOH3.2V，輸出低電平，輸出低電平VOL0.4V 。解：解：&RL VCC &G2G1G4G5G6&G3VOHIOHIIH(1)輸出高電平時(shí)，輸出高電平時(shí)，KmInIVVRIHOHOHCCL502. 031 . 032 . 35(min) RL不能太大，應(yīng)滿(mǎn)足不能太大，應(yīng)滿(mǎn)足 知識(shí)點(diǎn)知識(shí)點(diǎn)6：上拉電阻計(jì)算：上拉電阻計(jì)算27 &RL VCC &G2G1G4G5G6&G3VOLILMIIL(2)只有一個(gè)門(mén)輸出低電平時(shí)，只有一個(gè)門(mén)輸出低電平時(shí)，KImIVVRILLMOLCCL67. 04 . 0384 . 05RL不能太小，應(yīng)

20、滿(mǎn)足不能太小，應(yīng)滿(mǎn)足K K5 5 LRK67. 028 3.25 圖示是一個(gè)繼電器線(xiàn)圈驅(qū)動(dòng)電路圖示是一個(gè)繼電器線(xiàn)圈驅(qū)動(dòng)電路.要求在要求在vI=VIH時(shí)三極管截止時(shí)三極管截止,而而 vI=0時(shí)三極管飽和導(dǎo)通時(shí)三極管飽和導(dǎo)通.已知門(mén)輸出管截止時(shí)的漏電流已知門(mén)輸出管截止時(shí)的漏電流IOH100A, 導(dǎo)通時(shí)允許流過(guò)的最大電流導(dǎo)通時(shí)允許流過(guò)的最大電流ILM=10mA,管壓降小于管壓降小于0.1V.三極管三極管 =50,繼電器線(xiàn)圈內(nèi)阻繼電器線(xiàn)圈內(nèi)阻240,電源電壓電源電壓VCC=12V,VEE= -8V,R2=3.2k, R3=18k,試求試求R1的阻值范圍的阻值范圍.解解: (1) vI=VIH時(shí)時(shí), V

21、P=0.1V,三極管截止三極管截止,IB=0R1不能太小不能太小,否則，否則，OC門(mén)會(huì)被燒壞。門(mén)會(huì)被燒壞。即即: IL=I2 - I1 ILM LMPPIRRVRV 32181210182 . 381 . 01 . 0121 RkR1 . 11 +12V-8VR2 R3 R1 =50vI1VP IL I2 I1 VIH 知識(shí)點(diǎn)知識(shí)點(diǎn)6：OC門(mén)上拉電阻的計(jì)算門(mén)上拉電阻的計(jì)算29 (2)vI=0時(shí)時(shí),VP為高電平為高電平R1不能太大不能太大,否則，三極管基極電流小否則，三極管基極電流小,不飽和。不飽和。 +12V-8VR2 R3 R1 =50vI1VP I1 I3 I2 IB IOH 0VVVP4

22、 . 5 KR1 . 41 24. 0501 . 0121887 . 02 . 37 . 0 PV1 . 02 . 37 . 0121 PPVRVBSBIIII 12OHIII 2330 G1輸出低電平時(shí)輸出低電平時(shí), 三極管截止三極管截止,IB=0RB不能太小不能太小,否則，否則，OC門(mén)會(huì)被燒壞。門(mén)會(huì)被燒壞。 +5VRB &VOL IL IG1RC 1&1即即: IL=I ILM 163 . 05 BRkRB3 . 0 3.26(1)求求RB的取值范圍。的取值范圍。(2)若將若將OC門(mén)換成推拉式輸出的門(mén)換成推拉式輸出的TTL電路，電路， 會(huì)發(fā)生什么情況。會(huì)發(fā)生什么情況。解解(

23、1)31 G1輸出高電平時(shí)輸出高電平時(shí)(輸出管截止輸出管截止), 三極管應(yīng)飽和三極管應(yīng)飽和RB不能太大，否則，三極管基極電流小，不飽和。不能太大，否則，三極管基極電流小，不飽和。BSOHBIIII BSBIR 05. 07 . 05:即 +5VRB &G1RC 1&1VOH IOH IIB mAIRVIIILCsatCECSBS09. 0)6 . 157 . 43 . 05(1001)55(11:)( 而7 . 0505. 0 BSBIRkIRBSB307 . 0505. 0 32 (2)若將若將OC門(mén)換成推拉式輸出的門(mén)換成推拉式輸出的TTL電路電路則則TTL門(mén)電路輸出高電平時(shí)

24、為低內(nèi)阻，而且三極管的發(fā)射門(mén)電路輸出高電平時(shí)為低內(nèi)阻，而且三極管的發(fā)射結(jié)導(dǎo)通時(shí)也是低內(nèi)阻，因此可能因電流過(guò)大而使結(jié)導(dǎo)通時(shí)也是低內(nèi)阻，因此可能因電流過(guò)大而使TTL電路電路和三極管受損。等效電路如圖示。和三極管受損。等效電路如圖示。VCC R4 T4 +5VRC I大大判斷題（正確打判斷題（正確打，錯(cuò)誤的打，錯(cuò)誤的打）1TTL與非門(mén)的多余輸入端可以接固定高電平。與非門(mén)的多余輸入端可以接固定高電平。（ ）2 當(dāng)當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯輯1。（。（ ）3普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損

25、壞器件。（否則可能會(huì)損壞器件。（ ）4兩輸入端四與非門(mén)器件兩輸入端四與非門(mén)器件74LS00與與7400的邏輯功的邏輯功能完全相同。（能完全相同。（ ）5CMOS或非門(mén)與或非門(mén)與TTL或非門(mén)的邏輯功能完全或非門(mén)的邏輯功能完全相同。（相同。（ ）6三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（不高不低的電壓。（ ）7TTL集電極開(kāi)路門(mén)輸出為時(shí)由外接電源和集電極開(kāi)路門(mén)輸出為時(shí)由外接電源和電阻提供輸出電流。（電阻提供輸出電流。（ ）8一般一般TTL門(mén)電路的輸出端可以直接相連，實(shí)門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線(xiàn)與。（現(xiàn)線(xiàn)與。（ ）9CMOS OD門(mén)（

26、漏極開(kāi)路門(mén)）的輸出端可以門(mén)（漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線(xiàn)與。（直接相連，實(shí)現(xiàn)線(xiàn)與。（ ）10TTL OC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線(xiàn)與。（直接相連，實(shí)現(xiàn)線(xiàn)與。（ ）填空題填空題2OC門(mén)稱(chēng)為門(mén)稱(chēng)為 門(mén)，多個(gè)門(mén)，多個(gè)OC門(mén)輸出門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)端并聯(lián)到一起可實(shí)現(xiàn) 功能。功能。 1. 集電極開(kāi)路門(mén)的英文縮寫(xiě)為集電極開(kāi)路門(mén)的英文縮寫(xiě)為 門(mén)，工作門(mén)，工作時(shí)必須外加時(shí)必須外加 和和 OC 電源電源 負(fù)載負(fù)載 集電極開(kāi)路集電極開(kāi)路 線(xiàn)與線(xiàn)與 3.3.三態(tài)輸出門(mén)其輸出端有三種可能出現(xiàn)的狀態(tài)：三態(tài)輸出門(mén)其輸出端有三種可能出現(xiàn)的狀態(tài)： 高阻高阻 、

27、 高電平高電平 、 低電平低電平選擇題選擇題1. 三態(tài)門(mén)輸出高阻狀態(tài)時(shí)，三態(tài)門(mén)輸出高阻狀態(tài)時(shí)， 是正確的說(shuō)法。是正確的說(shuō)法。A.用電壓表測(cè)量指針不動(dòng)用電壓表測(cè)量指針不動(dòng) B.相當(dāng)于懸空相當(dāng)于懸空 C.電壓不高不電壓不高不低低 D.測(cè)量電阻指針不動(dòng)測(cè)量電阻指針不動(dòng)2. 以下電路中可以實(shí)現(xiàn)以下電路中可以實(shí)現(xiàn)“線(xiàn)與線(xiàn)與”功能的有功能的有 。A.與非門(mén)與非門(mén) B.三態(tài)輸出門(mén)三態(tài)輸出門(mén) C.集電極開(kāi)路門(mén)集電極開(kāi)路門(mén) D.漏極開(kāi)漏極開(kāi)路門(mén)路門(mén)3以下電路中常用于總線(xiàn)應(yīng)用的有以下電路中常用于總線(xiàn)應(yīng)用的有 。A.TSL門(mén)門(mén) B.OC門(mén)門(mén) C. 漏極開(kāi)路門(mén)漏極開(kāi)路門(mén) D.CMOS與非門(mén)與非門(mén)4邏輯表達(dá)式邏輯表達(dá)式Y(jié)=AB可以用可以用