集成電路版圖設(shè)計(jì)與驗(yàn)證培訓(xùn)課件

1、集成電路版圖設(shè)計(jì)與驗(yàn)證第三章 半導(dǎo)體制造工藝簡(jiǎn)介學(xué)習(xí)目的v（1）了解晶體管工作原理，特別是MOS管的工作原理v（2）了解集成電路制造工藝v（3）了解COMS工藝流程主要內(nèi)容v3.1半導(dǎo)體基礎(chǔ)知識(shí)v3.2 工藝流程v3.3 工藝集成3.1半導(dǎo)體基礎(chǔ)知識(shí)v半導(dǎo)體硅原子結(jié)構(gòu)：4個(gè)共價(jià)鍵，比較穩(wěn)定，沒有明顯的自由電子。3.1半導(dǎo)體基礎(chǔ)知識(shí)v1、半導(dǎo)體能帶v禁帶帶隙介于導(dǎo)體和絕緣體之間v2、半導(dǎo)體載流子 v空穴和電子3.1半導(dǎo)體基礎(chǔ)知識(shí)v3、半導(dǎo)體分類vN型半導(dǎo)體和P型半導(dǎo)體v摻雜半導(dǎo)體的特點(diǎn)：（1）導(dǎo)電性受摻雜濃度影響。被替代的硅原子數(shù)越多，材料的電阻率越低，越容易導(dǎo)電。（2）多子的濃度取決于雜質(zhì)濃度

2、，少子的濃度取決于溫度。3.1半導(dǎo)體基礎(chǔ)知識(shí)v關(guān)于擴(kuò)散電阻：v集成電路中經(jīng)常見到的擴(kuò)散電阻其實(shí)就是利用摻雜的方法改變材料的電阻率得到的。但是當(dāng)摻雜的雜質(zhì)濃度增高時(shí)，電阻率會(huì)隨著濃度增高快速降低嗎？v（與溫度有關(guān)：雜質(zhì)需要完全電離；摻雜半導(dǎo)體中載流子的遷移率會(huì)隨雜質(zhì)濃度增加而顯著下降） 3.1半導(dǎo)體基礎(chǔ)知識(shí)v4、 PN結(jié)v單向?qū)щ娦裕赫?、開關(guān)、穩(wěn)壓二極管。v、5 MOS場(chǎng)效應(yīng)管v（1）MOS管結(jié)構(gòu)vNMOS、PMOS和CMOSvMOS管是左右對(duì)稱的，漏和源可以互換，只是外加電壓不同。3.1半導(dǎo)體基礎(chǔ)知識(shí)v漏區(qū)和源區(qū)稱為有源區(qū)，是由摻雜形成的。v柵：鋁柵和硅柵（性能更好）vMOS晶體管尺寸定義：

3、寬和長(zhǎng)v（2）MOS管工作原理v反型層、溝道、飽和。v飽和之后，溝道形成楔型，電流不再增加。（漏端電壓增加，但溝道的電阻率也在增加）3.1半導(dǎo)體基礎(chǔ)知識(shí)v（3）MOS管應(yīng)用v柵壓越大，電子溝道越厚，溝道電阻率越低，電流越大。因此MOS晶體管是電壓控制電流的器件。v數(shù)字電路：開關(guān)作用，柵壓為VDD或GNDv模擬電路：柵壓介于VDD和GND之間，調(diào)整電流大小，進(jìn)行信號(hào)放大作用。主要內(nèi)容v3.1半導(dǎo)體基礎(chǔ)知識(shí)v3.2 工藝流程v3.3 工藝集成3.2 工藝流程v1 制造工藝簡(jiǎn)介v2 材料的作用v3 工藝流程v4 常用工藝之一：外延生長(zhǎng)v5 常用工藝之二：光刻v6 常用工藝之三：刻蝕v7 常用工藝之四

4、：摻雜v8 常用工藝之五：薄膜制備3.2 工藝流程v材料制備1 制造工藝簡(jiǎn)介v（a）n型硅晶片原材料（b）氧化后的晶片1 制造工藝簡(jiǎn)介v（c）涂敷光刻膠（d）光刻膠通過掩膜版曝光1 制造工藝簡(jiǎn)介v（a）顯影后的晶片（b）SiO2去除后的晶片v氧化工藝1 制造工藝簡(jiǎn)介v（c）光刻工藝處理后的晶片v（d）擴(kuò)散或離子注入形成PN結(jié)v光刻和刻蝕工藝；擴(kuò)散和離子注入工藝1 制造工藝簡(jiǎn)介v（e）光刻工藝處理后的晶片（金屬化工藝）v（f）完整工藝處理后的晶片（光刻工藝）1 制造工藝簡(jiǎn)介v工藝總結(jié)一：集成電路的制造是平面工藝，需要多層加工 v工藝總結(jié)二：芯片是由底層P-Sub到最上層的不同圖形層次疊加而成。2

5、 材料的作用v表2.1 集成電路中所需要的材料v導(dǎo)體：低值電阻，電容極板，器件邊線，接觸，焊盤v半導(dǎo)體：襯底v絕緣體：電容介質(zhì)，柵氧化層，橫向隔離，層間隔離，鈍化層3 工藝流程v集成電路的制造工藝是由多種單道工藝組合而成的，單道工藝通常歸為以下三類：v（1）薄膜制備工藝：包括外延生長(zhǎng)、氧化工藝、薄膜淀積工藝，如制造金屬、絕緣層等。v（2）圖形轉(zhuǎn)移工藝：包括光刻工藝和刻蝕工藝。v（3）摻雜工藝：包括擴(kuò)散工藝和離子注入工藝。3 工藝流程v以上工藝重復(fù)、組合使用，就形成集成電路的完整制造工藝。v光刻掩模版（mask）：版圖完成后要交付給代工廠，將版圖圖形轉(zhuǎn)移到晶圓上，就需要經(jīng)過一個(gè)重要的中間環(huán)節(jié)制版

6、，即制造一套分層的光刻掩膜版。3 工藝流程v制版光刻掩膜版就是講電路版圖的各個(gè)層分別轉(zhuǎn)移到一種涂有感光材料的優(yōu)質(zhì)玻璃上，為將來再轉(zhuǎn)移到晶圓做準(zhǔn)備，這就是制版。v每層版圖都有相對(duì)應(yīng)的掩膜版，并對(duì)應(yīng)于不同的工藝。4 常用工藝之一：外延生長(zhǎng)v半導(dǎo)體器件通常不是直接做在襯底上的，而是先在沉底上生長(zhǎng)一層外延層，然后將器件做在外延層上。外延層可以與沉底同一種材料，也可以不同。v在雙極型集成電路中：可以解決原件間的隔離；減小集電極串聯(lián)電阻。v在CMOS集成電路中：可以有效避免閂鎖效應(yīng)。5 常用工藝之二：光刻v目的：按照集成電路的設(shè)計(jì)要求，在SiO2或金屬層上面刻蝕出與光刻掩膜版完全相對(duì)應(yīng)的幾何圖形，以實(shí)現(xiàn)選

7、擇性擴(kuò)散或金屬布線的目的。5 常用工藝之二：光刻v主要步驟v（1）在晶圓上涂一層光刻膠，并將掩膜版放在其上。v（2）曝光。正膠感光部分易溶解，負(fù)膠則相反。v（3）顯影、刻蝕。v（4）去除光刻膠塵埃粒子影響：潔凈室接觸式和接近式曝光掩膜圖形轉(zhuǎn)移圖形轉(zhuǎn)移5 常用工藝之二：光刻v集成電路中每一層的制備都需要涂一層光刻膠，都需要一層掩膜版，也需要曝光、顯影以及刻蝕。v一個(gè)芯片制造可能需要20或30個(gè)這樣的材料層。v多晶硅的刻蝕：預(yù)刻蝕、主刻蝕、過刻蝕6 常用工藝之三：刻蝕v光刻：將圖形轉(zhuǎn)移到覆蓋在半導(dǎo)體硅片表面的光刻膠v刻蝕：將圖形轉(zhuǎn)移到光刻膠下面組成器件的各層薄膜上v濕法刻蝕：掩膜層下有橫向鉆蝕v干

8、法刻蝕：等離子體輔助刻蝕，是利用低壓放電等離子體技術(shù)的刻蝕方法6 常用工藝之三：刻蝕6 常用工藝之三：刻蝕6 常用工藝之三：刻蝕v各向異性腐蝕 （濕法刻蝕）v各向同性腐蝕：例如在鋁線的刻蝕過程中，加入含碳的氣體，以形成側(cè)壁鈍化，這樣可以獲得各向異性刻蝕效果6 常用工藝之三：刻蝕7 常用工藝之四：摻雜v作用：形成PN結(jié)，形成電阻，形成歐姆接觸，形成雙極晶體管的基區(qū)、發(fā)射區(qū)、集電區(qū)或MOS管的源和漏。v主要的摻雜工藝：擴(kuò)散和離子注入v擴(kuò)散：根據(jù)擴(kuò)散的原理，使雜質(zhì)從高濃度處向低濃度處擴(kuò)散。兩個(gè)要素：高溫和濃度梯度。7 常用工藝之四：摻雜v離子注入：與擴(kuò)散比，離子注入技術(shù)具有加工溫度低、大面積注入雜質(zhì)

9、仍能保證均勻、摻雜種類廣泛等優(yōu)點(diǎn)。v原理：用一臺(tái)離子加速器加速雜質(zhì)粒子向前運(yùn)動(dòng)，轟擊硅晶圓表面，最后雜質(zhì)粒子能量損失后，滲入到晶圓內(nèi)部停留下來形成。v漏源自對(duì)準(zhǔn)：離子注入可以使用光刻好的薄膜材料作為掩膜來形成對(duì)準(zhǔn)方法。擴(kuò)散和離子注入的對(duì)比離子注入注入損傷v注入損傷：帶有能量的離子進(jìn)入半導(dǎo)體襯底，經(jīng)過碰撞和損失能量，最后停留下來。v電子碰撞：電子激發(fā)或新的電子空穴對(duì)產(chǎn)生v原子核碰撞：使原子碰撞，離開晶格，形成損傷，也稱晶格無(wú)序晶格無(wú)序退火v由于離子注入所造成的損傷區(qū)及無(wú)序團(tuán)，使遷移率和壽命等半導(dǎo)體參數(shù)受到嚴(yán)重影響。v大部分的離子并不位于替位位置v為了激活注入的離子，并回復(fù)遷移率和其他材料的參數(shù)，

10、必須在適當(dāng)?shù)臅r(shí)間與溫度下將半導(dǎo)體退火。8 常用工藝之五：薄膜制備v目的：通過物理或化學(xué)方式在硅晶圓上淀積材料層，來滿足集成電路設(shè)計(jì)的需要，如金屬、多晶硅及磷化玻璃等。v常用方法：氧化、物理氣相淀積和化學(xué)氣相淀積8 常用工藝之五：薄膜制備v四種薄膜：氧化膜；電介質(zhì)膜；多晶硅膜；金屬膜8 常用工藝之五：薄膜制備v（1）氧化vSiO2的作用v屏蔽雜質(zhì)、柵氧化層、介質(zhì)隔離、器件保護(hù)和表面鈍化vSiO2的制備v需要高純度，目前最常用的方法是熱氧化法。主要分為干氧氧化、水汽氧化和濕氧氧化三種。v氮化硅的制備v主要用作：金屬上下層的絕緣層、場(chǎng)氧的屏蔽層、芯片表面的鈍化層。8 常用工藝之五：薄膜制備v生產(chǎn)Si

11、O28 常用工藝之五：薄膜制備v氧化質(zhì)量物理氣相淀積v（2）物理氣相淀積v利用某種物理過程，例如蒸發(fā)或?yàn)R射，來實(shí)現(xiàn)物質(zhì)的轉(zhuǎn)移，即把材料的原子由源轉(zhuǎn)移到襯底表面，從而實(shí)現(xiàn)淀積形成薄膜。v金屬的淀積通常是物理的。v兩種方法：真空蒸發(fā)；濺射物理氣相淀積物理氣相淀積v標(biāo)準(zhǔn)（離子束）濺射：離子束被加速，撞擊靶材表面v長(zhǎng)程濺射：用于控制角度分布v校直濺射：用于填充高寬比較大的接觸孔，防止空洞底部還沒有完全填充，其上部開口就被封閉起來。化學(xué)氣相淀積v（3）化學(xué)氣相淀積v化學(xué)汽相淀積是指通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)，在襯底上淀積一層薄膜材料的過程。CVD膜的結(jié)構(gòu)可以是單晶、多晶或非晶態(tài)，淀積單晶硅薄膜的CVD過程通

12、常被稱為外延。化學(xué)氣相淀積vCVD技術(shù)具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn)。利用CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的sio2 、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等。v作用：外延層，二氧化硅膜，多晶硅膜，氮化硅膜化學(xué)氣相淀積vCVD生長(zhǎng)的二氧化硅：用作金屬間的絕緣層，用于離子注入和擴(kuò)散的掩蔽層，也可用于增加熱氧化生長(zhǎng)的場(chǎng)氧化層的厚度v熱生長(zhǎng)的二氧化硅：具有最佳的電學(xué)特性?？捎糜诮饘賹又g的絕緣體，又可用作器件上面的鈍化層主要內(nèi)容v3.1半導(dǎo)體基礎(chǔ)知識(shí)v3.2 工藝流程v3.3 工藝集成3

13、.3 工藝集成v1 制作流程v2 無(wú)源器件v3 雙極集成電路制造流程vCMOS工藝1 制作流程1 制作流程2 無(wú)源器件v1、電阻v（1）淀積：淀積電阻層，然后光刻刻蝕v（2）擴(kuò)散或離子注入：在硅襯底上熱生長(zhǎng)的氧化層上開出一個(gè)窗口，注入或擴(kuò)散與襯底類型相反的雜質(zhì)。電阻電阻v電阻值計(jì)算，xj為結(jié)深v當(dāng)W=L時(shí)，G=gv1/g用R表示，稱為方塊電阻，單位為歐姆，習(xí)慣上用/ 表示。2 無(wú)源器件v2、電容v基本上分為兩種：MOS電容和P-N結(jié)電容v（1）MOS電容：重?fù)诫s區(qū)域作為極板，氧化物作為介質(zhì)v單位面積的電容為v（2）P-N結(jié)電容：N+P結(jié)電容，通常加反向偏置電壓電容2 無(wú)源器件v3、電感：薄膜螺旋電感v過程：硅襯底熱生長(zhǎng)或淀積一層厚氧化物；淀