同步計數(shù)器的設(shè)計實驗報告

1、同步計數(shù)器的設(shè)計實驗報告同步計數(shù)器的設(shè)計實驗報告篇一：實驗六 同步計數(shù)器的設(shè)計實驗報告實驗六 同步計數(shù)器的設(shè)計學號：姓名：一、實驗目的和要求1 熟悉 JK 觸發(fā)器的邏輯功能。2 掌握用 JK 觸發(fā)器設(shè)計同步計數(shù)器。二、實驗儀器及器件三、實驗預習1 、復習時序邏輯電路設(shè)計方法。 邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表 分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀 態(tài)數(shù)。通常都是取原因作為輸入邏輯變量，取結(jié)果作輸出邏輯變量。 定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含意，并將電路狀 態(tài)順序編號。 按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。 過以上步驟將給定的邏輯問題抽象成時序

2、邏輯函數(shù)。 狀態(tài)化簡 等價狀態(tài)：在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同一次 態(tài)的兩個狀態(tài) 合并等價狀態(tài)，使電路的狀態(tài)數(shù)最少。 狀態(tài)分配 確定觸發(fā)器的數(shù)目 n 。因為 n 個觸發(fā)器共有 2n 種狀態(tài)組合，所 以為獲得時序電路所需的 M個狀態(tài)，必須取2n 1v M2n 給每個電路狀態(tài)規(guī)定對應(yīng)的觸發(fā)器狀態(tài)組合。 選定觸發(fā)器類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程 根據(jù)器件的供應(yīng)情況與系統(tǒng)中觸發(fā)器種類盡量少的原則謹慎選 擇使用的觸發(fā)器類型。 根據(jù)狀態(tài)轉(zhuǎn)換圖和選定的狀態(tài)編碼、觸發(fā)器的類型，即可寫出 電路的狀態(tài)方程、驅(qū)動方程和輸出方程。 根據(jù)得到的方程式畫出邏輯圖 檢查設(shè)計的電路能否自啟動 電路開始

3、工作時通過預置數(shù)將電路設(shè)置成有效狀態(tài)的一種。 通過修改邏輯設(shè)計加以解決。 設(shè)計步驟簡圖圖3 設(shè)計步驟簡圖2 、按實驗內(nèi)容設(shè)計邏輯電路畫出邏輯圖。 設(shè)計思路詳情見第六部 分。電路圖如下：四、實驗原理1 計數(shù)器的工作原理遞增計數(shù)器-每來一個CP,觸發(fā)器的組成狀態(tài)按二進制代碼規(guī) 律增加。 遞減計數(shù)器 按二進制代碼規(guī)律減少。 雙向計數(shù)器 可增可減，由控制端來決定。2 集成 J-K 觸發(fā)器 74LS73 符號：圖 1 J-K 觸發(fā)器符號 功能：表 1 J-K 觸發(fā)器功能表 狀態(tài)轉(zhuǎn)換圖：圖 2 J-K 觸發(fā)器狀態(tài)轉(zhuǎn)換圖 特性方程：Qn1JQnKQn 注意事項： 在 J-K 觸發(fā)器中，凡是要求接“ 1 ”的

4、，一定要接高電平，否則 會出現(xiàn)錯誤的翻轉(zhuǎn)。 觸發(fā)器的兩個輸出負載不能過分懸殊，否則會出現(xiàn)誤翻。 J-K 觸發(fā)器的清零輸入端在工作時一定要接高電平或連接到實 驗箱的清零端子。3 時序電路的設(shè)計步驟 內(nèi)容見實驗預習。五、實驗內(nèi)容1 用 J-K 觸發(fā)器和門電路設(shè)計一個特殊的 12 進制計數(shù)器， 其十進 制的狀態(tài)轉(zhuǎn)換圖為：圖412 進制計數(shù)器狀態(tài)轉(zhuǎn)換圖六、實驗設(shè)計及數(shù)據(jù)與處理 設(shè)計在 12 進制同步計數(shù)器中，輸出的狀態(tài)只由前一周期的狀態(tài)決定，而與外來輸入無關(guān)，因此目標電路為Moore型。而數(shù)字電路只有0和 1兩種狀態(tài)， 因此目標電路要表達 12種狀態(tài)需要用 4個變量 Q1、Q2、Q3 Q4的16種組合

5、中的12種?，F(xiàn)定義十進制數(shù)0112的對應(yīng)二進制數(shù)為輸出狀態(tài)，可得目標電路的狀態(tài)轉(zhuǎn)換表如下：表2 12 進制同步計數(shù)器狀態(tài)狀態(tài)轉(zhuǎn)換表本實驗選擇 J-K 觸發(fā)器，根據(jù)狀態(tài)轉(zhuǎn)換表以及 J-K 觸發(fā)器特性方程：Qn1JQnKQn得到目標電路方程如下：nnn輸出方程： Y0nQ0n、 Y1nQ1n、 Y2nQ2、Y3Q3驅(qū)動方程：Q0個CP發(fā)生一次變化，因此J0K01。Q1每當Q0為1時，發(fā)生變化，因此nJ1K1Q0。Q2在Q1Q0都為1以及12發(fā)生變化，因此J2 = K2 =Q1 nQ0n+Q3nQ2nQ3在Q2 Q1Q0都為1的時候，以及12的時候發(fā)生變化，因此J3=K3=Q0nQ1nQ2n+Q3n

6、Q。 2n狀態(tài)方程： Q0n1J0Q0nK0Q0nQ1n1J1Q1nK1Q1n篇二：計數(shù)器實驗報告實驗 4 計數(shù)器及其應(yīng)用一、實驗目的1 、學習用集成觸發(fā)器構(gòu)成計數(shù)器的方法 2、掌握中規(guī)模集成計數(shù) 器的使用及功能測試方法二、實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件， 它不僅可用來計脈沖 數(shù)，還常用作數(shù)字系統(tǒng)的定時、 分頻和執(zhí)行數(shù)字運算以及其它特定的 邏輯功能。計數(shù)器種類很多。按構(gòu)成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈 沖源來分，有同步計數(shù)器和異步計數(shù)器。根據(jù)計數(shù)制的不同，分為二 進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。 根據(jù)計數(shù)的增減趨勢， 又分為加法、 減法和可逆計數(shù)器。 還有可預置

7、數(shù)和可編程序功能計數(shù) 器等等。目前，無論是TTL還是CMO集成電路，都有品種較齊全的 中規(guī)模集成計數(shù)器。 使用者只要借助于器件手冊提供的功能表和工作 波形圖以及引出端的排列，就能正確地運用這些器件。1 、中規(guī)模十進制計數(shù)器CC40192 是同步十進制可逆計數(shù)器，具有雙時鐘輸入，并具有清除 和置數(shù)等功能，其引腳排列及邏輯符號如圖 591 所示。圖 59 - 1 CC40192引腳排列及邏輯符號圖中LD置數(shù)端CPU加計數(shù)端CPD減計數(shù)端CO-非同步進位 輸出端BC非同步借位輸出端D0、D1、D2、D3 計數(shù)器輸入端Q0、Q1 Q2 Q3 數(shù)據(jù)輸出端CF清除端CC40192 的功能如表 5 9 1，

8、說明如下：表 59 1當清除端CR為高電平“ 1”時，計數(shù)器直接清零；CR置低電平則 執(zhí)行其它功能。 當CR為低電平，置數(shù)端LD也為低電平時，數(shù)據(jù)直 接從置數(shù)端 D0、D1、D2、D3 置入計數(shù)器。當CR為低電平，LD為高電平時，執(zhí)行計數(shù)功能。執(zhí)行加計數(shù)時，減計數(shù)端CPD接高電平，計數(shù)脈沖由CPU輸入；在計數(shù)脈沖上升沿 進行8421碼十進制加法計數(shù)。執(zhí)行減計數(shù)時，加計數(shù)端CPU接高電 平，計數(shù)脈沖由減計數(shù)端 CPD輸入，表5-9-2為8421碼十進制加、減計數(shù)器的狀態(tài)轉(zhuǎn)換表。加法計數(shù)表 59減計數(shù)2 、計數(shù)器的級聯(lián)使用一個十進制計數(shù)器只能表示09十個數(shù)，為了擴大計數(shù)器范圍， 常用多個十進制計數(shù)

9、器級聯(lián)使用。同步計數(shù)器往往設(shè)有進位輸出端， 故可選用其進位輸出信號驅(qū)動下 一級計數(shù)器。圖5-9-2是由CC40192利用進位輸出CO控制高一位的CPU端構(gòu) 成的加數(shù)級聯(lián)圖。圖5- 9-2 CC40192級聯(lián)電路3 、實現(xiàn)任意進制計數(shù)(1) 用復位法獲得任意進制計數(shù)器假定已有N進制計數(shù)器，而需要得到一個 M進制計數(shù)器時，只要M v N,用復位法使計數(shù)器計數(shù)到 M時置“ 0”，即獲得M進制計數(shù)器。 如圖5- 9-4所示為一個由CC4019汀進制計數(shù)器接成的6進制計數(shù) 器。(2) 利用預置功能獲M進制計數(shù)器圖5- 9-5為用三個CC40192組成的421進制計數(shù)器。外加的由與非門構(gòu)成的鎖存器可以克服

10、器件計數(shù)速度的離散性， 保 證在反饋置“ 0”信號作用下計數(shù)器可靠置“ 0”。圖 5- 9- 3 六進制計數(shù)器圖 5-9-4是一個特殊 12進制的計數(shù)器電路方案。在數(shù)字鐘里， 對時位的計數(shù)序列是 1、2、11，12、1、是 12進制的，且無 0 數(shù)。 如圖所示，當計數(shù)到 13 時，通過與非門產(chǎn)生一個復位信號，使 CC40192(2)時十位直接置成 0000,而CC40192(1)，即時的個位 直接置成 0001，從而實現(xiàn)了 5-5-1-12計數(shù)。圖 5-9-4 特殊 12進制計數(shù)器三、實驗設(shè)備與器件1 、 5V 直流電源2 、 雙蹤示波器3 、 連續(xù)脈沖源4 、 單次脈沖源5 、 邏輯電平開關(guān)

11、6 、 邏輯電平顯示器7 、 譯碼顯示器8、 CC40192X 3 CC4011CC4012四、實驗內(nèi)容1、測試CC40192同步十進制可逆計數(shù)器的邏輯功能計數(shù)脈沖由單次脈沖源提供，清除端 CR置數(shù)端LD數(shù)據(jù)輸入端 D3、D2、D1、D0分別接邏輯開關(guān)，輸出端 Q3、Q2 Q1、Q0接實驗 設(shè)備的一個譯碼顯示輸入相應(yīng)插口 A、B、C、D；CO和BO接邏輯電平顯示插口。按表5-9 - 1逐項測試并判斷該集 成塊的功能是否正常。(1) 清除令CR=1其它輸入為任意態(tài)，這時 Q3Q2Q1Q0J0000，譯碼數(shù)字顯 示為0。清除功能完成后，置 CR= 0(2) 置數(shù)CR = 0, CPU CPD任意，

12、數(shù)據(jù)輸入端輸入任意一組二進制數(shù)，令LD= 0,觀察計數(shù)譯碼顯示輸出，予置功能是否完成，此后置LD= 1。(3) 加計數(shù)CR = 0, LD= CPD = 1, CPU接單次脈沖源。清零后送入 10個單次 脈沖,觀察譯碼數(shù)字顯示是否按 8421 碼十進制狀態(tài)轉(zhuǎn)換表進行；輸 出狀態(tài)變化是否發(fā)生在CPU的上升沿。(4) 減計數(shù)CR = 0, LD= CPU = 1, CPD接單次脈沖 源。參照3)進行實驗。由內(nèi)容可做實驗得，計數(shù)端接單次脈沖源，清除端CR置數(shù)端LD數(shù)據(jù)輸入端D3D2D1D0分別接邏輯開關(guān)，Q3Q2Q1Q接實驗設(shè)備的一個譯碼顯示 輸入相應(yīng)端口 ABCDCO B0接邏輯電平顯示插口，按表

13、5-9-1測試， 其結(jié)果與表 5-9-1 相一致。2、圖5-9-2所示，用兩片CC40192組成兩位十進制減法計數(shù)器， 輸入1Hz連續(xù)計數(shù)脈沖，進行由0099遞減計數(shù)，記錄之。由內(nèi)容可做實驗得，按圖 5-9-2 連接電纜，其中片 CPCR1=0 LD1=1D接連續(xù)脈沖源，兩片 Q3CPU1=BO1 接 2 片 CPD2CR2=CLD2=1CPU2=1BO2為借位端。譯碼顯示器，顯示器數(shù)值由 00開始遞減。3 、將兩位十進制減法計數(shù)器改為兩位十進制加法計數(shù)器，實現(xiàn)由9900 累加計數(shù)，記錄之。由內(nèi)容可做實驗得，接圖 5-9-2 電路，顯示器由 00 開始遞增4 、設(shè)計一個數(shù)字鐘移位 60 進 制

14、計數(shù)器并進行實驗。由內(nèi)容可做實驗得，將實驗 3 中片接法改為圖 5-9-3 ，即得到特殊12 進制計數(shù)器 5 、按圖 5- 9- 4 進行實驗，記錄之。由內(nèi)容可做實驗得，按圖 5-9-4 連接電路，得到特殊 12 進制計數(shù) 器。六、實驗心得在整個設(shè)計的過程中， 關(guān)鍵在于時序電路的連接及電路的細節(jié)設(shè)計 上，連接時要特別注意分清各個管腳，要分析原理以及可行的原因， 是整個電路可穩(wěn)定工作。 從中我感覺到每個實驗都是要反復實踐， 其 過程可能相當繁瑣，但總會有所收獲的。Q0 分別接篇三：計數(shù)器設(shè)計實驗報告實驗報告實驗：班級：姓名：學號：一、實驗目的1. 熟悉硬件描述語言軟件的使用。 2. 數(shù)序計數(shù)器的

15、工作原理和邏 輯功能。 3. 掌握計數(shù)器的設(shè)計方法。二、實驗原理計數(shù)器是數(shù)字系統(tǒng)中使用最多的時序邏輯電路， 其應(yīng)用范圍非常廣 泛。計數(shù)器不僅能用于時鐘脈沖技術(shù)，而且還用于定時、分頻、產(chǎn)生 節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。三、實驗內(nèi)容1. 設(shè)計一個具有僅為輸出信號的十進制加法計數(shù)器， 要求有異步清 零功能及同步使能控制端。use代碼 library ieee;ieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entity cnt10 isport (clk,rst,en,load:in std_logic;data:in std_

16、logic_vector(3 downto 0);dout:out std_logic_vector(32016全新精品資料-全新公文范文-全程指導寫作-獨家原創(chuàng)11 / 12：9丄NO pue X560廠pis 川0:川00 J(o ouMop)OQp6o 廠 PS川 0：川 opJ(o OUMOp)0Qp60 廠 pSui:eiep360 廠 pisu!：peo|ga”Q)podsi 9丄NO Aue J|e peu6!sun_o!6o|_pis eee! esn廠pis eee!esnJeeei Ajejqi|。柴闿菇跟剌爭回超跟直拿耿 爭昔戰(zhàn)菅來壷扇誨興浪叫闿率半軸各罵用嗨率戰(zhàn)菅興強2旨嗨羽Hd迤琴題臨inoo ue屮 JOOk, =bj!pueJji pueJji pueJji pueJ( 0 b jiespep二:b ue屮 (。 =peo|) ue屮 J, =uejiue j,胡Q pue iueAe ”q/sqX 0,=sje屮o)=:b ue屮 |o)sseoojduiSeqsi ouuo jo Aeqeq ainloeiiqojeJquuo pueJ(3!6o|_pis 川0:川0oJ(o ou/woparchitecture behav of CNT6 is beginprocess(clk,rst,en,load)variable q:s