薦電子科技大學(xué)微機(jī)原理復(fù)試試題題庫(kù)論文報(bào)告

1、電子科技大學(xué)微機(jī)原理復(fù)試試題題庫(kù)電子科技大學(xué)微機(jī)原理復(fù)試試題微機(jī)原理第一章練習(xí)題及解一：?jiǎn)雾?xiàng)選擇題l 若二進(jìn)制數(shù)為 010111.101，則該數(shù)的十進(jìn)制表示為（ B ）。A：23.5 B：23.625C：23.75 D：23.5125l 若無(wú)符號(hào)二進(jìn)制數(shù)為 11000110，則該數(shù)的十進(jìn)制表示為（ A ）。 A：198 B：70 C：126 D：49l 十進(jìn)制數(shù) 81的 8421BCD碼為（ A ）。 A：81H B：51H C：18H D：15Hl 11000110為二進(jìn)制原碼，該數(shù)的真值為（ A ）。 A： -70 B： +70 C： -198 D： +198l 11000110為二進(jìn)制補(bǔ)

2、碼，該數(shù)的真值為（ D ）。A： +198 B： -198C： +58 D： -58l 01000110為二進(jìn)制補(bǔ)碼, 該數(shù)的真值為（ A ）。A： +70 B： -70C： +58 D： -58l 字符 A的 ASCII碼為 41H，字符 a的 ASCII碼為（ C ）。A：41H B：42HC：61H D：62Hl 字符 A的 ASCII碼為 41H，字符 B的 ASCII碼為（ B ）。A：41H B：42HC：61H D：62Hl 字符9 的 ASCII碼為（ C ）。因?yàn)?與A之間有7個(gè)字符A：09H B：9C：39H D：99l 8位二進(jìn)制數(shù)的原碼表值范圍為（ C ）。A：0 25

3、5 B：-128 +127 C：-127 +127 D：-128 +128l 8位二進(jìn)制數(shù)的反碼表值范圍為（ C ）。 A：0 255 B：-128 +127 C：-127 +127 D：-128 +128l 8位二進(jìn)制數(shù)的補(bǔ)碼表值范圍為（ B ）。 A：0 255 B：-128 +127 C：-127 +127 D：-128 +128l 8位二進(jìn)制數(shù)的無(wú)符號(hào)數(shù)表值范圍為（ A ）。即無(wú)符號(hào)位 A：0 255 B：-128 +127C：-127 +127 D：-128 +128l n+1位符號(hào)數(shù)X的原碼表值范圍為（ A ）。 A：-2n X 2 n B：-2 n X 2 n C：-2 n X

4、2 n D：-2 n X 2 n l n+1位符號(hào)數(shù)X的補(bǔ)碼表值范圍為（ C ）。 A：-2 n X 2 n B：-2 n X 2 n C：-2 n X 2 n D：-2 n X 2 nl 電子計(jì)算機(jī)處理信息用二進(jìn)制表示的原因是（ C ）。一般電子器件只有開(kāi)關(guān)兩種狀態(tài)A：節(jié)約電子元件 B：運(yùn)算速度更快C：電子器件的性能 D：處理信息更方便l PC微機(jī)應(yīng)用最廣泛的領(lǐng)域是（ B ）。A：科學(xué)與工程運(yùn)算 B：數(shù)據(jù)處理與辦公自動(dòng)化C：輔導(dǎo)設(shè)計(jì)與制造 D：信息采集與自動(dòng)控制l 電子計(jì)算機(jī)遵循“存儲(chǔ)程序” 的概念，最早提出它的是（ B ）。A：巴貝奇 B：馮諾伊曼C：帕斯卡 D：貝爾l 決定計(jì)算機(jī)主要性能

5、的是（ A ）。A：中央處理器（CPU） B：整機(jī)功耗C：存儲(chǔ)容量 D：整機(jī)價(jià)格l 馮·諾依曼計(jì)算機(jī)的基本特點(diǎn)是（ B ）。A：多指令流單數(shù)據(jù)流 B：按地址訪問(wèn)并順序執(zhí)行指令C：堆棧操作 D：存儲(chǔ)器按內(nèi)容選擇地址l 程序計(jì)數(shù)器PC的作用是（ A ）。A：保存將要執(zhí)行的下一條指令的地址 B：保存CPU要訪問(wèn)的內(nèi)存單元地址C：保存運(yùn)算器運(yùn)算結(jié)果內(nèi)容 D：保存正在執(zhí)行的一條指令l 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（ D ）。A：運(yùn)算器、控制器、存儲(chǔ)器 B：主機(jī)和應(yīng)用程序C：主機(jī)和外部設(shè)備 D：硬件設(shè)備和軟件系統(tǒng)l 存放待執(zhí)行指令所在地址的是（ B ）。A：指令寄存器 B：程序計(jì)數(shù)器(PC)C：數(shù)據(jù)寄

6、存器 D：地址寄存器l 計(jì)算機(jī)的軟件系統(tǒng)由（ B ）組成。A：操作系統(tǒng)和文件管理軟件 B：系統(tǒng)軟件和應(yīng)用軟件C：操作系統(tǒng)和應(yīng)用軟件 D：操作系統(tǒng)和系統(tǒng)軟件l 計(jì)算機(jī)中運(yùn)算器的主要功能是（ B ）。A：算術(shù)運(yùn)算 B：算術(shù)和邏輯運(yùn)算C：邏輯運(yùn)算 D：定點(diǎn)和浮點(diǎn)運(yùn)算l 計(jì)算機(jī)能自動(dòng)地連續(xù)進(jìn)行數(shù)據(jù)處理，主要原因是（ D ）。A：采用了開(kāi)關(guān)電路 B：采用了半導(dǎo)體器件C：采用了二進(jìn)制 D：采用了存儲(chǔ)指令、控制指令運(yùn)行的方法l 下面關(guān)于微處理器的敘述中，不正確的是（ B ）。A：微處理器通常由單片集成電路制成 B：微處理器具有運(yùn)算和控制功能，但無(wú)存儲(chǔ)功能C：Pentium是PC機(jī)中應(yīng)用最廣泛的微處理器 D：

7、Intel公司是研制和生產(chǎn)微處理器的知名公司l 20年來(lái)微處理器發(fā)展迅速，下面最準(zhǔn)確的敘述是（ D ）。A：微處理器的集成度越高則功能越強(qiáng)B：微處理器的主頻越高則速度越快C：微處理器的操作越來(lái)越簡(jiǎn)單方便D：微處理器的性價(jià)比越來(lái)越高l 計(jì)算機(jī)中數(shù)據(jù)總線驅(qū)動(dòng)電路使用的基本邏輯單元是（ B ）。A：非門 B：三態(tài)門C：觸發(fā)器 D：譯碼器l 運(yùn)算器執(zhí)行兩個(gè)補(bǔ)碼表示的整數(shù)加法時(shí)，產(chǎn)生溢出的正確敘述為（ D ）。A：最高位有進(jìn)位則產(chǎn)生溢出 B：相加結(jié)果的符號(hào)位為0則產(chǎn)生溢出C：相加結(jié)果的符號(hào)位為1則產(chǎn)生溢出D：相加結(jié)果的符號(hào)位與兩同號(hào)加數(shù)的符號(hào)位相反則產(chǎn)生溢出l 計(jì)算機(jī)使用總線結(jié)構(gòu)的優(yōu)點(diǎn)是（ C ）。A：

8、減少信息傳送的數(shù)量 B：提高信息傳送速度C：減少信息傳送線的數(shù)量 D：以上都是優(yōu)點(diǎn)l 計(jì)算機(jī)使用總線結(jié)構(gòu)的缺點(diǎn)是（ C ）。A：信息傳送的速度減慢 B：數(shù)據(jù)、地址、控制信息不能同時(shí)出現(xiàn)C：兩個(gè)同類信息不能同時(shí)出現(xiàn) D：數(shù)據(jù)、地址信息不能同時(shí)出現(xiàn)l 計(jì)算機(jī)硬件邏輯主要由CPU、內(nèi)存、外存、I/O設(shè)備和（ B ）組成。A：運(yùn)算器 B：三總線C：顯示器 D：鍵盤l MIPS用來(lái)描述計(jì)算機(jī)的運(yùn)算速度，含義是（ B ）。A：每秒處理百萬(wàn)個(gè)字符 B：每分鐘處理百萬(wàn)個(gè)字符C：每秒執(zhí)行百萬(wàn)條指令 D：每分鐘執(zhí)行百萬(wàn)條指令二：填空題l 計(jì)算機(jī)時(shí)鐘脈沖的頻率稱為（ 主頻 ），它的倒數(shù)稱為（ 時(shí)鐘周期 ）。l 馮.

9、 諾依曼原理是基于（ 程序存儲(chǔ) ）和（ 程序控制 ）。l 計(jì)算機(jī)中的總線包括（ 地址總線 ）、（ 數(shù)據(jù)總線 ）和（ 控制總線 ）。l CPU有（ 運(yùn)算器 ）、（ 控制器 ）、（ 寄存器 ）和（ 接口單元 ）。l 計(jì)算機(jī)硬件系統(tǒng)由（ CPU ）、（ 存儲(chǔ)器 ）和（ I/O接口 ）組成。l 計(jì)算機(jī)系統(tǒng)由（ 硬件 ）系統(tǒng)和（ 軟件 ）系統(tǒng)兩大部分組成。l CPU的字長(zhǎng)與（ 數(shù)據(jù)線寬度 ）有關(guān)；尋址空間與（ 地址線寬度 ）有關(guān)。l 若CPU的數(shù)據(jù)線寬度為8位，則它的字長(zhǎng)為（ 8 ）位；地址線寬度為16位，則它的尋址空間為（ 64K ）。l 計(jì)算機(jī)語(yǔ)言分為（ 機(jī)器 ）語(yǔ)言、（ 匯編 ）語(yǔ)言和（ 高級(jí) ）

10、語(yǔ)言。l 計(jì)算機(jī)軟件分為（ 系統(tǒng) ）軟件和（ 應(yīng)用 ）軟件兩大類。l 將源程序翻譯為目標(biāo)程序的語(yǔ)言處理程序有（ 匯編 ）程序、（ 解釋 ）程序和（ 編譯 ）程序。l 指令通常包含（ 操作碼 ）和（ 操作數(shù) ）兩部分；不同功能指令的有序集合稱為（ 程序 ）。l 正數(shù)的原、反、補(bǔ)碼（ 相同 ）；負(fù)數(shù)的原、反、補(bǔ)碼（ 不同 ）。l 十進(jìn)制數(shù) 17的二進(jìn)制數(shù)表示為（ 00010001B ）。l 十六進(jìn)制數(shù) 17H的二進(jìn)制數(shù)表示為（ 00010111B ）。l 十進(jìn)制符號(hào)數(shù) +5在計(jì)算機(jī)中的8位二進(jìn)制補(bǔ)碼表示為（ 00000101 ）。l 十進(jìn)制符號(hào)數(shù) -5在計(jì)算機(jī)中的8位二進(jìn)制補(bǔ)碼表示為（ 11111

11、011 ）。l 機(jī)內(nèi)符號(hào)數(shù)01111000的真值為（ +120 ）；機(jī)內(nèi)符號(hào)數(shù) 11111000的真值為（ -8 ）。l 計(jì)算機(jī)處理小數(shù)有（ 定點(diǎn) ）表示法和（ 浮點(diǎn) ）表示法。l 在小數(shù)的定點(diǎn)表示中有（ 純小數(shù) ）表示和（ 純整數(shù) ）表示。l 基本ASCII碼為（ 7 ）位編碼，共（ 128 ）個(gè)碼值；含（ 32 ）個(gè)控制碼和（ 94 ）個(gè)符號(hào)碼。l 字符A的ASCII碼值為41H；字符a的ASCII碼值為（ 61H ）；字符B的ASCII碼值為（ 42H ）。l 十進(jìn)制數(shù)89的二進(jìn)制表示為（ 01011001 ）；十六進(jìn)制表示為（ 59H ）。l 十六進(jìn)制數(shù)7BH的十進(jìn)制數(shù)表示為（ 123

12、 ）；二進(jìn)制表示為（ 01111011B ）。l 8位無(wú)符號(hào)二進(jìn)制數(shù)的表值范圍為（ 0255 ）；16位無(wú)符號(hào)二進(jìn)制數(shù)的表值范圍為（ 065535 ）。l 8位有符號(hào)二進(jìn)制數(shù)的原碼表值范圍為（ -127+127 ）；反碼表值范圍為（ -127+127 ）；補(bǔ)碼表值范圍為（ -128+127 ）。l 8位有符號(hào)二進(jìn)制數(shù)為正數(shù)時(shí), 符號(hào)位b7為（ 0 ）；為負(fù)數(shù)時(shí), 符號(hào)位b7為（ 1 ）。l 漢字編碼方案中，“啊” 字的區(qū)位碼是1601，它的國(guó)標(biāo)碼是（ 90H、81H ）；機(jī)內(nèi)碼是（ B0H、A1H ）。？三：判斷題l 英文字符的編碼為一字節(jié)編碼（ ）。l 漢字字符的編碼為一字節(jié)編碼（ 

13、5; ）。l 漢字的國(guó)標(biāo)碼和機(jī)內(nèi)碼是相同的（ × ）。l 8位二進(jìn)制無(wú)符號(hào)數(shù)的表值范圍為1 256（ × ）。l 8位二進(jìn)制符號(hào)數(shù)原碼表數(shù)范圍為-127 +127（ ）。l 8位二進(jìn)制符號(hào)數(shù)反碼表數(shù)范圍為-127 +127（ ）。l 8位二進(jìn)制符號(hào)數(shù)補(bǔ)碼表數(shù)范圍為-127 +127（ × ）。l 正數(shù)的原碼、補(bǔ)碼、反碼表示相同（ ）。l 負(fù)數(shù)的原碼、補(bǔ)碼、反碼表示相同（ × ）。l 符號(hào)數(shù)00101110B的補(bǔ)碼為00101110B（ ）。l 符號(hào)數(shù)10101110B的補(bǔ)碼為11010010B（ ）。l 正數(shù)的補(bǔ)碼為它的反碼加1（ × ）。l

14、負(fù)數(shù)的補(bǔ)碼為它的反碼加1（ ）。l 8位二進(jìn)制符號(hào)數(shù)為正數(shù), 則它的b7位為0（ ）。l 用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)的編碼叫BCD碼（ ）。l 高級(jí)語(yǔ)言中實(shí)型數(shù)是浮點(diǎn)類型的數(shù)（ ）。l CPU的尋址空間與它的數(shù)據(jù)線寬度有關(guān)（ × ）。l CPU的數(shù)據(jù)線寬度越寬，它的相對(duì)運(yùn)行速度越快（ ）。l 寄存器和存儲(chǔ)器都是CPU內(nèi)部的存儲(chǔ)單元（ × ）。存儲(chǔ)器不是l 程序設(shè)計(jì)中寄存器和存儲(chǔ)器均用名尋址（ × ）。存儲(chǔ)器不用l 若存儲(chǔ)器、I/O統(tǒng)一編址可用相同指令尋址（ ）。微機(jī)原理第二章練習(xí)題及解一：?jiǎn)雾?xiàng)選擇題l 8086CPU復(fù)位后, 下列寄存器的值為（ C ）。A：C

15、S = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFHl 8086CPU復(fù)位后, 下列寄存器的值為（ C ）。A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFHl 當(dāng)RESET信號(hào)為高電平時(shí)，寄存器初值為FFFFH的是（ A ）。A：CS B：ES C：IP D：BPl 地址鎖存發(fā)生在指令周期的（ A ）時(shí)刻。A：T1 B：T2 C：T3 D：T

16、4l 8086CPU讀數(shù)據(jù)操作在總線周期的（ D ）時(shí)刻。A：T1 B：T1，T2 C：T2，T3 D：T3，T4l 8086CPU寫數(shù)據(jù)操作在總線周期的（ D ）時(shí)刻。A：T1 B：T2 C：T2，T3 D：T2，T3，T4l 8086與外設(shè)進(jìn)行數(shù)據(jù)交換時(shí)，常會(huì)在（ C ）后進(jìn)入等待周期。A：T1 B：T2 C：T3 D：T4 l 計(jì)算機(jī)中數(shù)據(jù)總線驅(qū)動(dòng)器采用的基本邏輯單元是（ C ）。A：反相器 B：觸發(fā)器 C：三態(tài)門 D：譯碼器l 計(jì)算機(jī)中地址鎖存器采用的基本邏輯單元是（ B ）。A：反相器 B：觸發(fā)器 C：三態(tài)門 D：譯碼器l 計(jì)算機(jī)中地址鎖存器的輸出信號(hào)狀態(tài)是（ B ）。A：?jiǎn)蜗螂p態(tài)

17、B：?jiǎn)蜗蛉龖B(tài) C：雙向雙態(tài) D：雙向三態(tài)l 8086CPU從功能結(jié)構(gòu)上看，是由（ D ）組成A：控制器和運(yùn)算器 B：控制器,運(yùn)算器和寄存器C：控制器和20位物理地址加法器 D：執(zhí)行單元和總線接口單元l 執(zhí)行指令I(lǐng)RET后彈出堆棧的寄存器先后順序?yàn)椋?D ）。F:標(biāo)志位A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CSl 下列邏輯地址中對(duì)應(yīng)不同的物理地址的是（ C ）。A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740Hl 8086CPU的控制線/BHE = 0，地址線A0 = 0時(shí)，有（ B ）。A：從偶地址開(kāi)

18、始完成8位數(shù)據(jù)傳送 B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送 D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送l 8086CPU的控制線/BHE = 1，地址線A0 = 0時(shí)，有（ A ）。A：從偶地址開(kāi)始完成8位數(shù)據(jù)傳送 B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送 D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送l 8086CPU的控制線/BHE = 0，地址線A0 = 1時(shí)，有（ C ）。A：從偶地址開(kāi)始完成8位數(shù)據(jù)傳送 B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送 D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送l 指令隊(duì)列具有（ D ）的作用。A：暫存操作

19、數(shù)地址 B：暫存操作數(shù)C：暫存指令地址 D：暫存預(yù)取指令l PC386計(jì)算機(jī)中，CPU進(jìn)行算術(shù)和邏輯運(yùn)算時(shí)，可處理的數(shù)據(jù)的長(zhǎng)度為（ D ）。A：8位 B：16位 C：32位 D：都可以l 8086系統(tǒng)中，每個(gè)邏輯段的最多存儲(chǔ)單元數(shù)為（ C ）。A：1MB B：256B C：64KB D：根據(jù)需要而定l 下列說(shuō)法中屬于最小工作模式特點(diǎn)的是（ A ）。A：CPU提供全部的控制信號(hào) B：由編程進(jìn)行模式設(shè)定C：不需要8286收發(fā)器 D：需要總線控制器8288l 下列說(shuō)法中屬于最大工作模式特點(diǎn)的是（ C ）。A：M/IO引腳可直接引用 B：由編程進(jìn)行模式設(shè)定C：需要總線控制器8288 D：適用于單一處理

20、機(jī)系統(tǒng)l 包含在8086CPU芯片內(nèi)部的是（ A ）。A：算術(shù)邏輯單元（ALU） B：主存儲(chǔ)器單元C：輸入、輸出單元 D：磁盤驅(qū)動(dòng)器l 8086當(dāng)前被執(zhí)行的指令存放在（ D ）。A：DS：BX B：SS：SPC：CS：PC D：CS：IPl 微機(jī)系統(tǒng)中，主機(jī)與硬盤的數(shù)據(jù)交換用（ B ）方式。A：中斷控制 B：DMA控制C：查詢控制 D：無(wú)條件程序控制l 芯片組中北橋芯片不能提供的功能是（ D ）。A：對(duì)CPU的支持 B：內(nèi)存管理C：Cache管理 D：CPU與ISA橋的控制l 下列敘述錯(cuò)誤的是（ D ）。80286是16位增強(qiáng)型微處理器，386/486是32位的A：PC/AT機(jī)用8086CPU

21、 B：PC/XT機(jī)用8088CPUC：8086CPU的尋址范圍為1MB D：80286CPU的尋址范圍為32MBl 同步和異步兩種傳輸方式比較，傳送效率最高的是（ C ）。A：同步方式 B：異步方式C：同步和異步方式效率相同 D：無(wú)法比較l 8086中，存儲(chǔ)器物理地址形成算法是（ B ）。A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址×16H+偏移地址 D：段地址×10 +偏移地址l CPU訪問(wèn)一次存儲(chǔ)器單元所用機(jī)器周期數(shù)由（ B ）決定。A：讀取指令字節(jié)的最短時(shí)間 B：讀取數(shù)據(jù)字節(jié)的最長(zhǎng)時(shí)間C：讀取數(shù)據(jù)字節(jié)的平均時(shí)間 D：寫入數(shù)據(jù)字節(jié)的平均時(shí)間l 8086系

22、統(tǒng)中外設(shè)請(qǐng)求總線控制權(quán)是通過(guò)控制線（ C ）。A：NMI B：TEST C：HOLD D：INTRl 堆棧存儲(chǔ)器存取數(shù)據(jù)的方式是（ C ）。A：先進(jìn)先出 B：隨機(jī)存取 C：先進(jìn)后出 D：都可以l 8086系統(tǒng)中，一個(gè)棧可用的最大存儲(chǔ)空間是（ B ）。A：IMB B：64KBC：由SP初值決定 D：由SS初值決定l 存儲(chǔ)字長(zhǎng)是指（ B ）。A：存儲(chǔ)單元中二進(jìn)制代碼組合 B：存儲(chǔ)單元中二進(jìn)制代碼個(gè)數(shù)C：存儲(chǔ)單元的個(gè)數(shù) D：以上都是l 8086中，關(guān)于總線的敘述，錯(cuò)誤的是（ D ）。A：數(shù)據(jù)總線中信息流是雙向的 B：地址總線中信息流是單向的C：控制總線中信息流是獨(dú)立的 D：以上敘述都不對(duì)l 8086

23、的空閑周期Tt發(fā)生在（ D ）。A：T1后 B：T2后 C：T3后 D：T4后l 8086CPU中，控制線/RD和/WR的作用是（ C ）。A：數(shù)據(jù)收發(fā)器方向控制 B：存儲(chǔ)器存取操作控制C：存儲(chǔ)器片選控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線DT/R的作用是（ A ）。A：數(shù)據(jù)總線收發(fā)器方向控制 B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線ALE的作用是（ D ）。A：數(shù)據(jù)總線收發(fā)器方向控制 B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8086CPU中，控制線/DEN的作用是（ C ）。

24、A：數(shù)據(jù)總線收發(fā)器方向控制 B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制 D：地址/數(shù)據(jù)線分離控制l 8088CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（ A ）。A：1片 B：2片 C：8片 D：16片l 8086CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（ B ）。A：1片 B：2片 C：8片 D：16片l 8088CPU中，需要地址鎖存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，需要地址鎖存器芯片8288（ C ）。A：1片 B：2片 C：3片 D：4片l 8086CPU中，確定下一條指令的物理地址的算術(shù)表達(dá)式為（ A ）。A：CS×1

25、6IP B：DS×16SIC：SS×16SP D：ES×16DIl 若某CPU具有64GB的尋址能力，則該CPU的地址總線寬度為（ B ）。A：64 B：36 C：32 D：24l 當(dāng)8086與外設(shè)交換數(shù)據(jù)時(shí)，常會(huì)在（ C ）進(jìn)入等待周期Tw。A：T1與T2之間 B：T2與T3之間C：T3與T4之間 D：T4與T1之間l 若寄存器中的數(shù)左移2位且無(wú)溢出，則新數(shù)值是原數(shù)值的（ C ）。A：1倍 B：2倍 C：4倍 D：8倍l 若寄存器中的數(shù)右移1位且無(wú)1數(shù)移出，則新數(shù)值是原數(shù)值的（ B ）。A：一倍 B：1/2倍 C：1/4倍 D：1/8倍l 8086CPU有（ C

26、 ）個(gè)16位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ C ）個(gè)8位的通用寄存器。A：2 B：4 C：8 D：16l 8086CPU有（ B ）個(gè)16位的段寄存器。A：2 B：4 C：8 D：16l 8086CPU共有（ D ）個(gè)16位寄存器。A：4 B：8 C：10 D：14l 8086CPU能夠直接執(zhí)行的語(yǔ)言是（ B ）。A：匯編語(yǔ)言 B：機(jī)器語(yǔ)言 C：C語(yǔ)言 D：JAVA語(yǔ)言l 8086CPU響應(yīng)可屏蔽中斷后，不能自動(dòng)執(zhí)行的是（ A ）。A：保存所有寄存器中的內(nèi)容 B：保存指令指針寄存器IP中的內(nèi)容C：保存狀態(tài)寄存器F中的內(nèi)容 D：不能響應(yīng)較低級(jí)別的中斷l(xiāng) 在計(jì)

27、算機(jī)中，字節(jié)的英文名字是（ B ）。A：bit B：byte C：bout D：bpsl Pentium芯片有8KB指令Cache和數(shù)據(jù)Cache，作用是（ C ）。A：彌補(bǔ)外存容量不足 B：彌補(bǔ)主存容量不足C：加快指令執(zhí)行速度 D：對(duì)外存和主存進(jìn)行管理l 在DMA方式下，CPU與總線的關(guān)系是（ C ）。A：CPU只能控制地址總線 B：CPU只能控制數(shù)據(jù)總線C：CPU與總線為隔離狀態(tài) D：CPU與總線為短接狀態(tài)l 80486CPU與80386CPU比較，內(nèi)部增加的功能部件是（ C ）。A：分段部件和分頁(yè)部件 B：預(yù)取部件和譯碼部件C：Cache部件和浮點(diǎn)運(yùn)算部件 D：執(zhí)行部件和總線接口部件l

28、8086CPU中，時(shí)間周期、指令周期和總線周期的費(fèi)時(shí)長(zhǎng)短的排列是（ C ）。A：時(shí)間周期指令周期總線周期 B：時(shí)間周期總線周期指令周期C：指令周期總線周期時(shí)間周期 D：總線周期指令周期時(shí)間周期l 16個(gè)字?jǐn)?shù)據(jù)存儲(chǔ)區(qū)的首址為70A0H：DDF6H，末字單元的物理地址為（ C ）。A：7E7F6H B：7E816H C：7E814H D：7E7F8Hl 8個(gè)字節(jié)數(shù)據(jù)存儲(chǔ)區(qū)的首址為70A0H：DDF6H，末字節(jié)單元的物理地址為（ D ）。A：7E7F6H B：7E7FEH C：7E714H D：7E7FDHl CPU對(duì)存儲(chǔ)器訪問(wèn)時(shí)，地址線和數(shù)據(jù)線的有效時(shí)間關(guān)系為（ B ）。A：同時(shí)有效 B：地址線先

29、有效C：數(shù)據(jù)線先有效 D：同時(shí)無(wú)效l 8086CPU由兩部分組成，即執(zhí)行單元和（ B ）。A：運(yùn)算器單元 B：總線接口單元C：寄存器單元 D：控制器l Pentium微處理器的內(nèi)部數(shù)據(jù)寬度為（ B ）。32位數(shù)據(jù)線和32位地址線A：16位 B：32位 C：36位 D：64位l Pentium微處理器中共有（ B ）段寄存器。A：4個(gè) B：6個(gè) C：8個(gè) D：7個(gè)l Pentium 4與80486DX相比，其特點(diǎn)是（ D ）。A：有浮點(diǎn)處理功能 B：有Cache存儲(chǔ)器C：內(nèi)部數(shù)據(jù)總線為32位 D：外部數(shù)據(jù)總線為64位 l Pentium 4微處理器物理地址的最大存儲(chǔ)空間是（ B ）。有32位地址

30、線A：256MB B：4GB C：64GB D：64TB l Pentium 4微處理器可尋址的最大存儲(chǔ)空間是（ C ）。A：256MB B：4GB C：64GB D：64TBl Pentium 微處理器的內(nèi)部數(shù)據(jù)寬度是（ B ）。A：16位 B：32位 C：36位 D：64位l Pentium 微處理器中共有幾個(gè)段寄存器（ C ）。A：4個(gè) B：5個(gè) C：6 D：7個(gè)l Pentium 微處理器進(jìn)行存儲(chǔ)器讀寫操作時(shí)，時(shí)鐘周期T1完成（ B ）操作。A：讀寫控制信號(hào)為高電平 B：發(fā)送存儲(chǔ)器地址C：讀操作碼 D：讀操作數(shù)二：填空題l 某存儲(chǔ)器單元的實(shí)際地址為2BC60H，若該存儲(chǔ)器單元所在段首地

31、址為2AF0H，則該存儲(chǔ)器單元的段內(nèi)偏移地址為（ 0D60H ）。l PC/XT微機(jī)開(kāi)機(jī)時(shí)，第一條執(zhí)行的指令存放地址為（ FFFF0H ）。l 8086CPU復(fù)位后，寄存器CS中的值為（ 0FFFFH ）、IP中的值為（ 0000H ）、DS中的值為（ 0000H ）。l 8086執(zhí)行部件EU中的控制單元從（ 指令隊(duì)列緩沖器 ）中取指令。l 8086總線接口部件BIU中的指令隊(duì)列緩沖器經(jīng)總線從（ 存儲(chǔ)器 ）中取指令。l 一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲(chǔ)器偶地址單元處，完成16位數(shù)據(jù)讀取需總線周期數(shù)為（ 1個(gè) ）。l 一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲(chǔ)器奇地址單元處，完成16位數(shù)據(jù)

32、讀取需總線周期數(shù)為（ 2個(gè) ）。l 三態(tài)門有三種輸出狀態(tài)，即高電平、低電平和（ 高阻態(tài) ）。 l 從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用（ 鎖存器 ）芯片。l 8086CPU復(fù)位后，寄存器中的值進(jìn)入初始狀態(tài)，問(wèn)此時(shí)（CS）=（ 0FFFFH ）、（IP）=（ 0000H ）、（DS）=（ 0000H ）。l 8086CPU中有8個(gè)16位通用寄存器，它們是（ AX ）、（ BX ）、（ CX ）、（ DX ）、（ SP ）、（ BP ）、（ SI ）、和（ DI ）。l 8086CPU中有8個(gè)8位通用寄存器，它們是（ AH ）、（ AL ）、（ BH ）、（ BL ）、（ CH ）、（ CL ）

33、、（ DH ）、和（ DL ）。l 8086CPU中有4個(gè)16位段寄存器，它們是（ CS ）、（ DS ）、（ ES ）、和（ SS ）。l 8086CPU的標(biāo)志寄存器中有3個(gè)控制標(biāo)志位，符號(hào)是（ IF ）、（ DF ）、（ TF ）；有6個(gè)狀態(tài)標(biāo)志位，符號(hào)是（ CF ）、（ OF ）、（ AF ）、（ ZF ）、（ SF ）、（ PF ）。l 8086CPU響應(yīng)可屏蔽中斷的條件是（ IF = 1 ）。l 若單步調(diào)試程序時(shí)，應(yīng)設(shè)定控制標(biāo)志TF為（ 1 ）。l 狀態(tài)標(biāo)志OF用于（ 有符號(hào)數(shù) ）的（ 溢出 ）標(biāo)志。l 狀態(tài)標(biāo)志CF用于（ 無(wú)符號(hào)數(shù) ）加法的（ 進(jìn)位 ）標(biāo)志或減法的（ 借位 ）標(biāo)志。

34、l 狀態(tài)標(biāo)志AF又稱為（ 輔助進(jìn)位 ）標(biāo)志。l 當(dāng)運(yùn)算結(jié)果為0時(shí)，狀態(tài)標(biāo)志ZF的值為（ 1 ）。l 狀態(tài)標(biāo)志SF僅能用于（ 有符號(hào)數(shù) ）的運(yùn)算中。l 8086CPU將1MB存儲(chǔ)器空間分為（ 若干個(gè) ）段，每段存儲(chǔ)量不超過(guò)（ 64KB ）。l 實(shí)際地址又稱為（ 物理 ）地址，用（ 20 ）位二進(jìn)制或（ 5 ）位十六進(jìn)制表示；邏輯地址由（ 段首 ）地址和（ 段內(nèi)偏移 ）地址構(gòu)成，均用（ 16 ）位二進(jìn)制表示。l 控制線DT/R用于控制（ 雙向緩沖器 ）的方向有效端；/DEL用于控制（ 雙向緩沖器 ）的片選有效端。l 當(dāng)INTR端輸入一個(gè)（ 高 ）電平時(shí)，（ 可屏蔽中斷 ）獲得了中斷請(qǐng)求。l 當(dāng)NM

35、I端輸入一個(gè)（ 上升沿 ）觸發(fā)時(shí)，（ 非屏蔽中斷 ）獲得了中斷請(qǐng)求。l 8086CPU由（ 執(zhí)行 ）單元EU和（ 總線接口 ）單元BIU兩部分組成。l 在8086CPU 的EU 單元中，運(yùn)算器 ALU 除完成算術(shù)運(yùn)算及邏輯運(yùn)算外，還可完成（ 16位偏移地址 ）運(yùn)算。l 在8086CPU 的BIU單元中，地址加法器的入口數(shù)據(jù)是（ 16 ）位，出口數(shù)據(jù)是（ 20 ）位。l 8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線為（ 16 ）位；8086CPU的片外數(shù)據(jù)線為（ 16 ）位；8088CPU的片外數(shù)據(jù)線為（ 8 ）位。l 8086CPU的指令隊(duì)列由（ 6 ）個(gè)8位的移位寄存器組成；8088CPU的指

36、令隊(duì)列由（ 4 ）個(gè)8位的移位寄存器組成。l 指令隊(duì)列的作用是（ 存放譯碼器將要譯碼的指令 ）。l 8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是（ 提高CPU執(zhí)行速度 ）。l 32位地址5890H：3200H表示的實(shí)際址址為（ 5BB00H ）。l 8086CPU的1MB存儲(chǔ)空間由（ 奇 ）庫(kù)和（ 偶 ）庫(kù)組成，每個(gè)庫(kù)的最大容量為（ 512KB ）；控制線/BHE控制（ 奇 ）庫(kù)的有效；地址線A0控制（ 偶 ）庫(kù)的有效。l 若控制線/BHE = 0、地址線A0 = 0，可完成（ 16 ）位數(shù)據(jù)操作；若?？刂凭€ /BHE = 1、地址線A0 = 0，可完成（ 低8 ）位數(shù)據(jù)操作。l 8086CPU從

37、存儲(chǔ)器單元中讀取數(shù)據(jù)時(shí)，控制線/RD應(yīng)輸出（ 低 ）電平、/WR應(yīng)輸出（ 高 ）電平；8086CPU向存儲(chǔ)器單元中寫入數(shù)據(jù)時(shí)，控制線/RD應(yīng)輸出（ 高 ）電平、/WR應(yīng)輸出（ 低 ）電平。l 計(jì)算機(jī)中存儲(chǔ)器按（ 字節(jié) ）組織，即每個(gè)存儲(chǔ)單元含（ 8 ）個(gè)二進(jìn)制位。l 堆棧操作應(yīng)滿足（ 先進(jìn)后出 ）的原則；指令隊(duì)列應(yīng)滿足（ 先進(jìn)先出 ）的原則。l 堆棧操作中，SP總是指向堆棧的（ 堆頂 ）。l CPU尋址外設(shè)有（ 獨(dú)立編址 ）和（ 統(tǒng)一編址 ）兩種方式，8086CPU采用（ 獨(dú)立編址 ）。l 8086CPU尋址外設(shè)為獨(dú)立編址方式，使用專門的指令為（ IN ）和（ OUT ）。l I/O端口與存儲(chǔ)

38、器統(tǒng)一編址的主要優(yōu)點(diǎn)是（ 不需要專用控制線判別 ）。l I/O端口與存儲(chǔ)器獨(dú)立編址的主要優(yōu)點(diǎn)是（ I/O端口不占用存儲(chǔ)器單元 ）。l 8086CPU地址/數(shù)據(jù)線復(fù)用線在（ T1 ）時(shí)刻分離地址線，此時(shí)8086CPU控制線ALE（地址允許信號(hào)）應(yīng)輸出（ 高 ）電平。l 當(dāng)存儲(chǔ)器的讀取時(shí)間大于CPU的讀出時(shí)間時(shí)，8086CPU根據(jù)控制線READY的狀態(tài)，應(yīng)在周期（ T3與T4 ）間插入（ 等待 ）周期。l 若8086CPU工作于最小工作方式，控制線MN/MX應(yīng)接（ 高 ）電平；若8086CPU工作于最大工作方式，控制線MN/MX應(yīng)接（ 低 ）電平。l 當(dāng)8086CPU向存儲(chǔ)器寫數(shù)據(jù)時(shí)，控制線DT/

39、R應(yīng)輸出（ 高 ）電平；當(dāng)8086CPU從存儲(chǔ)器讀數(shù)據(jù)時(shí)，控制線DT/R應(yīng)輸出（ 低 ）電平。l 規(guī)則字既應(yīng)從存儲(chǔ)器的（ 偶 ）地址存放（ 字以上 ）數(shù)據(jù)；非規(guī)則字既應(yīng)從存儲(chǔ)器的（ 奇 ）地址存放（ 字以上 ）數(shù)據(jù)。l 8086CPU可訪問(wèn)（ 64K ）個(gè)I/O字節(jié)端口；（ 32K ）個(gè)I/O字端口。l 在數(shù)據(jù)傳送時(shí)，DMA方式與中斷方式比較，主要優(yōu)點(diǎn)是（ 數(shù)據(jù)傳送速度快 ）。l 差錯(cuò)控制法中常用奇偶校驗(yàn)碼和CRC校驗(yàn)碼，在每一字節(jié)的末尾增加1比特的是 （ 奇偶校驗(yàn)碼 ）。l 8086CPU中，設(shè)堆棧段寄存器（SS）=2000H；堆棧棧頂指針寄存器（SP）=0100H，執(zhí)行指令PUSH SP后

40、，（SP）=（ 00FEH ）；棧頂?shù)奈锢淼刂肥牵?200FEH ）。l 8088CPU的片內(nèi)數(shù)據(jù)線為（ 16 ）條，片外數(shù)據(jù)線為（ 8 ）條。l 8086CPU的片內(nèi)數(shù)據(jù)線為（ 16 ）條，片外數(shù)據(jù)線為（ 16 ）條。l 若CPU的地址總線寬度為 N ，則可尋址（ 2N ）個(gè)存儲(chǔ)器單元。l 8086工作于最小工作模式時(shí)，控制總線由（ CPU本身 ）產(chǎn)生，工作于最大工作模式時(shí)，控制總線由（ 總線控制器8288 ）產(chǎn)生。l CPU不同功能的控制線具有傳送（ 方向 ）和控制（ 電平 ）的特征。l 從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用邏輯芯片（ 鎖存器 ）。l 地址/數(shù)據(jù)復(fù)用線中的雙向數(shù)據(jù)傳送需用

41、邏輯芯片（ 雙向緩沖器 ）。l 8086CPU的控制線ALE接邏輯芯片鎖存器的（ 鎖存觸發(fā)有效 ）端。l 8086CPU的控制線/DEL接邏輯芯片雙向緩沖器的（ 片選有效 ）端。l 8086CPU的控制線DT/R接邏輯芯片雙向緩沖器的（ 方向控制 ）端。l 8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是為了提高（ CPU執(zhí)行速度 ）。三：判斷題l 8086CPU和8088CPU都是16位微處理芯片（ × ）。l 8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線均為16位（ ）l 8086CPU和8088CPU的片外數(shù)據(jù)線均為16位（ × ）。l 8086CPU和8088CPU的字長(zhǎng)均為

42、16位（ × ）。l 8086CPU中一個(gè)字?jǐn)?shù)據(jù)可存放在一個(gè)存儲(chǔ)單元（ × ）。l 8086CPU和8088CPU的地址線均為20位（ ）。l 8086CPU中，數(shù)據(jù)線D0D15和地址線A0A15為復(fù)用引腳（ ）。l 8088CPU中，數(shù)據(jù)線D0D15和地址線A0A15為復(fù)用引腳（ × ）。l 若CPU的地址線為N條，則可尋址2N個(gè)存儲(chǔ)器單元（ ）。l 當(dāng)計(jì)算機(jī)主頻確定后，數(shù)據(jù)線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（ ）。l 當(dāng)計(jì)算機(jī)主頻確定后，地址線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（ × ）。l 8086CPU和8088CPU的指令隊(duì)列長(zhǎng)度均一樣（ ×

43、）。l 執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變（ × ）。l 8086CPU中的通用寄存器僅能16位操作（ × ）。l 8086CPU的16位標(biāo)志寄存器中每位均有確定含義（ × ）。l 8086CPU的EU單元中，ALU為16位加法器（ ）。l 8086CPU的BIU單元中，地址加法器為16位加法器（ × ）。l 8086CPU的EU單元直接經(jīng)外部總線讀取數(shù)據(jù)（ × ）。l 8086CPU的BIU單元直接經(jīng)外部總線讀取數(shù)據(jù)（ ）。l 與堆棧操作有關(guān)的寄存器有SS、SP和BP（ ）。l 8086CPU的堆棧操作應(yīng)滿足先進(jìn)后出的原則（ ）。l 8086CPU的指令隊(duì)列操作應(yīng)滿足先進(jìn)后出的原則（ × ）。l 堆棧指針寄存器SP總是指向堆棧的棧頂（ ）。l 堆?；芳拇嫫鰾P總是指向堆棧的棧底（ × ）。l 與程序操作有關(guān)的寄存器有CS和IP（ ）。l 與源數(shù)據(jù)塊操作有關(guān)的寄存器有DS和SI（ ）。l 與目的數(shù)據(jù)塊操作有關(guān)的寄存器有ES和DI（ ）。l 寄存器BX可8位操作也可16位操作（ ）。l 寄存器BP可8位操作也可16位操作（ × ）。l 寄存器ES可8位操作也可16位操作（ × ）。l 從CPU的地址/數(shù)據(jù)復(fù)用線中分離地址線需用緩沖器（ × ）。l 8086CPU允許在一個(gè)存