通達(dá)實(shí)驗(yàn)(二)第1次課第4-周

1、1一、 電工電子實(shí)驗(yàn)（電工電子實(shí)驗(yàn)（IIII）課程要求）課程要求v電工電子實(shí)驗(yàn)（電工電子實(shí)驗(yàn)（II）的教學(xué)內(nèi)容是上學(xué)期電工電）的教學(xué)內(nèi)容是上學(xué)期電工電子實(shí)驗(yàn)（子實(shí)驗(yàn)（I）的延續(xù)，教學(xué)方法、要求相同。以）的延續(xù)，教學(xué)方法、要求相同。以設(shè)計(jì)、操作、硬件實(shí)現(xiàn)為主，講課、軟件使用為設(shè)計(jì)、操作、硬件實(shí)現(xiàn)為主，講課、軟件使用為輔。輔。v實(shí)驗(yàn)內(nèi)容包括信號(hào)分析實(shí)驗(yàn)、數(shù)電單元電路實(shí)驗(yàn)、實(shí)驗(yàn)內(nèi)容包括信號(hào)分析實(shí)驗(yàn)、數(shù)電單元電路實(shí)驗(yàn)、數(shù)模綜合實(shí)驗(yàn)，需使用數(shù)模綜合實(shí)驗(yàn)，需使用Multisim 2001和和ISE9.1i軟軟件。本學(xué)期完成，共件。本學(xué)期完成，共48課時(shí)、課時(shí)、3學(xué)分。學(xué)分。v教材：電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)）

2、和教材：電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)）和 ( (下冊(cè)下冊(cè)) ) v總分總分100分，由平時(shí)、期末考試各分，由平時(shí)、期末考試各50分合成。折分合成。折算成優(yōu)秀、良好、中等、及格、不及格五檔報(bào)教算成優(yōu)秀、良好、中等、及格、不及格五檔報(bào)教務(wù)處。其中平時(shí)務(wù)處。其中平時(shí)50分由預(yù)習(xí)分由預(yù)習(xí)10分、操作分、操作25分、實(shí)分、實(shí)驗(yàn)報(bào)告驗(yàn)報(bào)告15分累加合成。分累加合成。 2二、 電工電子實(shí)驗(yàn)（電工電子實(shí)驗(yàn)（IIII）課程安排）課程安排注：帶*號(hào)的頁(yè)碼為教材下冊(cè)周周實(shí)驗(yàn)名稱(chēng)實(shí)驗(yàn)名稱(chēng)實(shí)驗(yàn)要求實(shí)驗(yàn)要求41數(shù)字電路實(shí)驗(yàn)概述（數(shù)字電路實(shí)驗(yàn)概述（1）2基本門(mén)電路基本門(mén)電路P138 J1 講課講課門(mén)電路硬件實(shí)現(xiàn)門(mén)電路硬件實(shí)現(xiàn)51

3、.周期信號(hào)頻譜分析周期信號(hào)頻譜分析*P1422.連續(xù)時(shí)間系統(tǒng)模擬連續(xù)時(shí)間系統(tǒng)模擬*P146軟件仿真軟件仿真68-391數(shù)字電路實(shí)驗(yàn)概述（數(shù)字電路實(shí)驗(yàn)概述（2）2數(shù)據(jù)選擇電路數(shù)據(jù)選擇電路P144J23譯碼器電路譯碼器電路P144 J4 講課講課74151/153硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)74138硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)8-031 觸發(fā)電路觸發(fā)電路P148J22. 2. 動(dòng)態(tài)顯示電路原理動(dòng)態(tài)顯示電路原理8-26， 9-39， 9-187474硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)講課講課310動(dòng)態(tài)顯示電路動(dòng)態(tài)顯示電路P146T1 P146T1 硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)121.1.可編程器件應(yīng)用可編程器件應(yīng)用及設(shè)計(jì)及設(shè)計(jì)2.2. *P215 J

4、1 P215 J1 講課講課XC3S50-TQ144實(shí)現(xiàn)實(shí)現(xiàn)13存儲(chǔ)器應(yīng)用及設(shè)計(jì)存儲(chǔ)器應(yīng)用及設(shè)計(jì)計(jì)數(shù)與分頻電路計(jì)數(shù)與分頻電路P150 J2講課講課74161硬件實(shí)現(xiàn)硬件實(shí)現(xiàn)14存儲(chǔ)器的應(yīng)用存儲(chǔ)器的應(yīng)用*P214 T1移位寄存電路移位寄存電路P153 J1EEPROM實(shí)現(xiàn)實(shí)現(xiàn)測(cè)測(cè)74194邏輯功能邏輯功能15移位寄存電路移位寄存電路P153 J3數(shù)模混合電路的設(shè)計(jì)數(shù)?；旌想娐返脑O(shè)計(jì) 一片一片194和其它器件和其它器件講課講課 17數(shù)模轉(zhuǎn)換電路數(shù)模轉(zhuǎn)換電路*P222 J1 硬件硬件+XC3S50實(shí)現(xiàn)實(shí)現(xiàn) 18實(shí)驗(yàn)操作考試實(shí)驗(yàn)操作考試抽簽決定考題。抽簽決定考題。周周實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)要求實(shí)驗(yàn)要求注

5、：帶*號(hào)的頁(yè)碼為教材下冊(cè)4數(shù)字單元電路實(shí)驗(yàn)基礎(chǔ)知識(shí)數(shù)字單元電路實(shí)驗(yàn)基礎(chǔ)知識(shí)一、實(shí)驗(yàn)箱數(shù)電實(shí)驗(yàn)部分一、實(shí)驗(yàn)箱數(shù)電實(shí)驗(yàn)部分5實(shí)驗(yàn)箱使用注意事項(xiàng)實(shí)驗(yàn)箱使用注意事項(xiàng)（1）外部）外部12V直流電源接入實(shí)驗(yàn)箱時(shí)，直流電源接入實(shí)驗(yàn)箱時(shí)，必須檢查電壓值和極性無(wú)誤。實(shí)驗(yàn)中暫必須檢查電壓值和極性無(wú)誤。實(shí)驗(yàn)中暫不用電源時(shí)，只需將實(shí)驗(yàn)箱上的不用電源時(shí)，只需將實(shí)驗(yàn)箱上的“電源電源開(kāi)關(guān)開(kāi)關(guān)”關(guān)斷，不必關(guān)斷外部的直流電源。關(guān)斷，不必關(guān)斷外部的直流電源。（2）合上）合上“電源開(kāi)關(guān)電源開(kāi)關(guān)”后應(yīng)檢查電源指后應(yīng)檢查電源指標(biāo)燈是否點(diǎn)亮，如果使用了負(fù)電源則還標(biāo)燈是否點(diǎn)亮，如果使用了負(fù)電源則還應(yīng)檢查負(fù)電源的指標(biāo)燈，當(dāng)電源指示燈應(yīng)檢查負(fù)

6、電源的指標(biāo)燈，當(dāng)電源指示燈不亮?xí)r，應(yīng)查明原因。不亮?xí)r，應(yīng)查明原因。6（3）將集成電路插入插座時(shí)，必須將將）將集成電路插入插座時(shí)，必須將將集成電路的集成電路的缺口朝左缺口朝左且管腳與插座對(duì)準(zhǔn)，且管腳與插座對(duì)準(zhǔn)，如果管腳出現(xiàn)歪斜則應(yīng)先將管腳用鑷子如果管腳出現(xiàn)歪斜則應(yīng)先將管腳用鑷子校正，然后再插入插座。否則，將造成校正，然后再插入插座。否則，將造成集成電路管腳與接線(xiàn)插座旁的管腳號(hào)標(biāo)集成電路管腳與接線(xiàn)插座旁的管腳號(hào)標(biāo)注不一致或遺漏管腳。注不一致或遺漏管腳。（4）起拔集成電路時(shí)，應(yīng)該用起子或鑷）起拔集成電路時(shí)，應(yīng)該用起子或鑷子從集成器件與插座之間插入，將器件子從集成器件與插座之間插入，將器件輕輕地并保持

7、輕輕地并保持平衡撬出平衡撬出。否則，極易將。否則，極易將集成電路的管腳弄彎或損壞。集成電路的管腳弄彎或損壞。實(shí)驗(yàn)箱使用注意事項(xiàng)實(shí)驗(yàn)箱使用注意事項(xiàng)7數(shù)字單元電路實(shí)驗(yàn)基礎(chǔ)知識(shí)數(shù)字單元電路實(shí)驗(yàn)基礎(chǔ)知識(shí)二、二、TTL集成電路使用常識(shí)集成電路使用常識(shí)（一）實(shí)驗(yàn)室使用的（一）實(shí)驗(yàn)室使用的TTL集成電路集成電路 TTL：晶體管晶體管邏輯電路：晶體管晶體管邏輯電路 74LS 或或 74HC l74：民品：民品 54：軍品：軍品 l 數(shù)字序號(hào)數(shù)字序號(hào)lLS：低功耗肖特基：低功耗肖特基TTL，靜態(tài)功耗大，扇出能力較，靜態(tài)功耗大，扇出能力較強(qiáng)。強(qiáng)。lHC：高速：高速CMOS系列，靜態(tài)功耗低，扇出能力較弱。系列，靜態(tài)

8、功耗低，扇出能力較弱。教材教材電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)）電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)）P88P90有有詳細(xì)介紹詳細(xì)介紹8（二）（二）TTL數(shù)字集成電路使用規(guī)則數(shù)字集成電路使用規(guī)則 1、管腳、管腳常用常用TTL數(shù)字集成電路的管腳排列可查數(shù)字集成電路的管腳排列可查電電工電子實(shí)驗(yàn)手冊(cè)工電子實(shí)驗(yàn)手冊(cè)P84P94，并附有功能表。，并附有功能表。使用時(shí)請(qǐng)注意：使用時(shí)請(qǐng)注意：A管腳圖中半圓形符號(hào)在左側(cè)，必須將集成電路管腳圖中半圓形符號(hào)在左側(cè)，必須將集成電路背部（印有字符）的缺口也朝左時(shí)管腳圖中的管背部（印有字符）的缺口也朝左時(shí)管腳圖中的管腳編號(hào)才與集成電路實(shí)際管腳編號(hào)一致，否則，腳編號(hào)才與集成電路實(shí)際管腳編號(hào)一致，

9、否則，將造成兩種管腳號(hào)標(biāo)注不一致。將造成兩種管腳號(hào)標(biāo)注不一致。16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 74LS1619B通常集成電路背部（印有字符）的通常集成電路背部（印有字符）的缺口朝左時(shí)，左下腳為缺口朝左時(shí)，左下腳為1腳、左上腳為腳、左上腳為最大腳號(hào)（也是接電源的最大腳號(hào)（也是接電源的Vcc腳）、腳）、右下腳為接電源右下腳為接電源GND腳。在大多數(shù)電腳。在大多數(shù)電路原理圖中不畫(huà)出路原理圖中不畫(huà)出Vcc腳和腳和GND腳，腳，實(shí)際使用時(shí)，必須在左上腳與右下腳實(shí)際使用時(shí)，必須在左上腳與右下腳間接入間接入5V直流電源，且不可接錯(cuò)極性。直流電源，且不可接錯(cuò)極性。T

10、TL數(shù)字集成電路使用規(guī)則數(shù)字集成電路使用規(guī)則102、 TTL工作電源工作電源TTL器件對(duì)電源電壓要求很?chē)?yán)，電源電器件對(duì)電源電壓要求很?chē)?yán)，電源電壓壓(Vcc與與GND之間之間)為為+50.5 V，超過(guò)，超過(guò)這個(gè)范圍將損壞器件或功能不正常。這個(gè)范圍將損壞器件或功能不正常。TTL電路的靜態(tài)電流相當(dāng)可觀，應(yīng)使用電路的靜態(tài)電流相當(dāng)可觀，應(yīng)使用穩(wěn)定的、內(nèi)阻小的穩(wěn)壓電源，并要求有穩(wěn)定的、內(nèi)阻小的穩(wěn)壓電源，并要求有良好的接地。良好的接地。TTL器件的浪涌電流流進(jìn)電源，其電源器件的浪涌電流流進(jìn)電源，其電源內(nèi)阻會(huì)產(chǎn)生電壓尖峰，這在電路系統(tǒng)中內(nèi)阻會(huì)產(chǎn)生電壓尖峰，這在電路系統(tǒng)中可以產(chǎn)生較大的干擾。因此有必要在電可以產(chǎn)

11、生較大的干擾。因此有必要在電源接入端接幾十源接入端接幾十F的電容作低頻濾波，的電容作低頻濾波，每隔每隔510個(gè)集成電路在電源和地之間個(gè)集成電路在電源和地之間加一個(gè)加一個(gè)0.01F0.1F的電容作高頻濾的電容作高頻濾波。波。 113、管腳連接中須注意的問(wèn)題、管腳連接中須注意的問(wèn)題輸出腳輸出腳輸出端決輸出端決不允許直接接不允許直接接+5V電源或接地電源或接地。除集。除集電極開(kāi)路輸出和三態(tài)輸出電路外，輸出端電極開(kāi)路輸出和三態(tài)輸出電路外，輸出端不不允許并聯(lián)使用允許并聯(lián)使用，否則引起邏輯混亂，甚至損，否則引起邏輯混亂，甚至損壞器件。壞器件。輸出高電平輸出高電平VOH2.5V，輸出低電平，輸出低電平VOL

12、VIH2.5V，輸，輸入低電平入低電平0VVIL0.8V所有輸入端應(yīng)按邏輯要求接入電路，所有輸入端應(yīng)按邏輯要求接入電路，不要懸空不要懸空處理處理，否則易受干擾，破壞邏輯功能。與門(mén)和，否則易受干擾，破壞邏輯功能。與門(mén)和與非門(mén)的多余輸入端應(yīng)接高電平或并聯(lián)使用與非門(mén)的多余輸入端應(yīng)接高電平或并聯(lián)使用（當(dāng)前級(jí)驅(qū)動(dòng)能力較強(qiáng)）?；蜷T(mén)、或非門(mén)，多（當(dāng)前級(jí)驅(qū)動(dòng)能力較強(qiáng)）?；蜷T(mén)、或非門(mén)，多余輸入端應(yīng)接低電平或接地。余輸入端應(yīng)接低電平或接地?？刂颇_控制腳（置（置“0”、置、置“1”、使能等）、使能等）控制腳控制腳不能懸空不能懸空不用，都應(yīng)根據(jù)功能要求連接不用，都應(yīng)根據(jù)功能要求連接相應(yīng)電平相應(yīng)電平/管腳管腳/信號(hào)。信

13、號(hào)。管腳連接中須注意的問(wèn)題管腳連接中須注意的問(wèn)題13（三）數(shù)字電路調(diào)測(cè)（三）數(shù)字電路調(diào)測(cè) 教材教材電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)）電工電子實(shí)驗(yàn)技術(shù)（上冊(cè)） P115P127有詳細(xì)介紹有詳細(xì)介紹1、靜態(tài)測(cè)試、靜態(tài)測(cè)試靜態(tài)測(cè)試就是靜態(tài)測(cè)試就是用人工的方法逐步改變用人工的方法逐步改變輸入變量，同時(shí)測(cè)試相應(yīng)的輸出輸入變量，同時(shí)測(cè)試相應(yīng)的輸出。這。這種方法速度慢，一旦送入輸入并保持種方法速度慢，一旦送入輸入并保持變量后，被測(cè)電路在測(cè)試過(guò)程中不發(fā)變量后，被測(cè)電路在測(cè)試過(guò)程中不發(fā)生變化，故稱(chēng)其為靜態(tài)測(cè)試法。這種生變化，故稱(chēng)其為靜態(tài)測(cè)試法。這種測(cè)試方法適用于驗(yàn)證中、小規(guī)模集成測(cè)試方法適用于驗(yàn)證中、小規(guī)模集成電路的好壞

14、和測(cè)試輸出輸入變量不多、電路的好壞和測(cè)試輸出輸入變量不多、狀態(tài)不多的邏輯電路。狀態(tài)不多的邏輯電路。14（1）組合電路的靜態(tài)測(cè)試）組合電路的靜態(tài)測(cè)試用靜態(tài)法測(cè)試組合電路時(shí)，實(shí)驗(yàn)箱的用靜態(tài)法測(cè)試組合電路時(shí)，實(shí)驗(yàn)箱的K1K8提供所需輸入邏輯電平提供所需輸入邏輯電平，分別由，分別由K1K8自復(fù)鍵控制，每按一次鍵，輸出電自復(fù)鍵控制，每按一次鍵，輸出電平在平在“1”或或“0”之間轉(zhuǎn)換一次。之間轉(zhuǎn)換一次。電路的電路的輸出信號(hào)送實(shí)驗(yàn)箱上輸出信號(hào)送實(shí)驗(yàn)箱上L1L8，與它，與它們對(duì)應(yīng)連接的們對(duì)應(yīng)連接的8個(gè)發(fā)光二極管（被測(cè)輸出個(gè)發(fā)光二極管（被測(cè)輸出信號(hào)為高電平）或不亮（被測(cè)輸出信號(hào)為信號(hào)為高電平）或不亮（被測(cè)輸出信

15、號(hào)為“0”或或“高阻高阻”）。）。按照電路的真值表或功能表依次改變輸入按照電路的真值表或功能表依次改變輸入邏輯電平并逐項(xiàng)核實(shí)輸出狀況即可完成靜邏輯電平并逐項(xiàng)核實(shí)輸出狀況即可完成靜態(tài)測(cè)試。態(tài)測(cè)試。15靜態(tài)測(cè)試時(shí)輸入信號(hào)是逐個(gè)改變的，輸入靜態(tài)測(cè)試時(shí)輸入信號(hào)是逐個(gè)改變的，輸入變化很慢，顯示的輸出信號(hào)是輸入電平穩(wěn)變化很慢，顯示的輸出信號(hào)是輸入電平穩(wěn)定后的情況。與實(shí)際工作時(shí)的輸入變化速定后的情況。與實(shí)際工作時(shí)的輸入變化速度不同。所以，靜態(tài)測(cè)試的條件與實(shí)際工度不同。所以，靜態(tài)測(cè)試的條件與實(shí)際工作的條件不同，測(cè)試結(jié)果與實(shí)際情況也可作的條件不同，測(cè)試結(jié)果與實(shí)際情況也可能不同。尤其是當(dāng)輸入信號(hào)變化很快時(shí)，能不同

16、。尤其是當(dāng)輸入信號(hào)變化很快時(shí)，如果電路因器件延遲而產(chǎn)生了如果電路因器件延遲而產(chǎn)生了“競(jìng)爭(zhēng)競(jìng)爭(zhēng)”或或“冒險(xiǎn)冒險(xiǎn)”現(xiàn)象，由于現(xiàn)象，由于“競(jìng)爭(zhēng)競(jìng)爭(zhēng)”或或“冒險(xiǎn)冒險(xiǎn)”產(chǎn)生的產(chǎn)生的“毛刺毛刺”是非常窄的脈沖，用發(fā)光是非常窄的脈沖，用發(fā)光二極管是無(wú)法顯示出來(lái)的。二極管是無(wú)法顯示出來(lái)的。靜態(tài)測(cè)試不能靜態(tài)測(cè)試不能測(cè)出電路的測(cè)出電路的“競(jìng)爭(zhēng)競(jìng)爭(zhēng)”或或“冒險(xiǎn)冒險(xiǎn)” 。組合電路的靜態(tài)測(cè)試組合電路的靜態(tài)測(cè)試16（2）時(shí)序電路的靜態(tài)測(cè)試法）時(shí)序電路的靜態(tài)測(cè)試法時(shí)序電路的靜態(tài)測(cè)試法與組合電路測(cè)試相時(shí)序電路的靜態(tài)測(cè)試法與組合電路測(cè)試相似。但是，時(shí)序電路的輸入信號(hào)對(duì)電路的似。但是，時(shí)序電路的輸入信號(hào)對(duì)電路的影響不但有邏輯電平

17、的高低，且很多時(shí)序影響不但有邏輯電平的高低，且很多時(shí)序電路是靠輸入信號(hào)的前沿或后沿來(lái)觸發(fā)的，電路是靠輸入信號(hào)的前沿或后沿來(lái)觸發(fā)的，所以，測(cè)試時(shí)序電路時(shí)，所以，測(cè)試時(shí)序電路時(shí)，對(duì)邊沿有要求的對(duì)邊沿有要求的輸入端必須輸入一個(gè)脈沖信號(hào)輸入端必須輸入一個(gè)脈沖信號(hào)，以便得到，以便得到需要的前沿或后沿。實(shí)驗(yàn)箱上提供了單脈需要的前沿或后沿。實(shí)驗(yàn)箱上提供了單脈沖信號(hào)，沖信號(hào)，K9為單脈沖輸出信號(hào)，靜態(tài)輸出為單脈沖輸出信號(hào)，靜態(tài)輸出為為“0”，每按一次，每按一次K9鍵。對(duì)應(yīng)插孔輸出一鍵。對(duì)應(yīng)插孔輸出一個(gè)脈寬為個(gè)脈寬為50ms的單個(gè)矩形脈沖。一般將此的單個(gè)矩形脈沖。一般將此單脈沖信號(hào)作為時(shí)序電路的單脈沖信號(hào)作為時(shí)

18、序電路的CP信號(hào)。信號(hào)。 17（3）靜態(tài)測(cè)試注意事項(xiàng)）靜態(tài)測(cè)試注意事項(xiàng)由于時(shí)序電路的輸出狀態(tài)較多，如一個(gè)由于時(shí)序電路的輸出狀態(tài)較多，如一個(gè)16位計(jì)數(shù)位計(jì)數(shù)器共有器共有21665536種狀態(tài)值，若要一一測(cè)試顯然種狀態(tài)值，若要一一測(cè)試顯然是不可能的。遇到這種情況時(shí)，一般可將一個(gè)是不可能的。遇到這種情況時(shí)，一般可將一個(gè)16位計(jì)數(shù)器分為兩個(gè)位計(jì)數(shù)器分為兩個(gè)8位計(jì)數(shù)器分別進(jìn)行測(cè)試，每位計(jì)數(shù)器分別進(jìn)行測(cè)試，每一個(gè)一個(gè)8位計(jì)數(shù)器的輸出狀態(tài)有位計(jì)數(shù)器的輸出狀態(tài)有28256個(gè)，兩個(gè)計(jì)個(gè)，兩個(gè)計(jì)數(shù)器共有數(shù)器共有512個(gè)，當(dāng)兩個(gè)計(jì)數(shù)器測(cè)試均正常時(shí)再個(gè)，當(dāng)兩個(gè)計(jì)數(shù)器測(cè)試均正常時(shí)再將兩個(gè)計(jì)數(shù)器合為一個(gè)，這時(shí)，主要測(cè)試第

19、將兩個(gè)計(jì)數(shù)器合為一個(gè)，這時(shí)，主要測(cè)試第8位位計(jì)數(shù)滿(mǎn)后向第計(jì)數(shù)滿(mǎn)后向第9位的進(jìn)位情況，如果進(jìn)位正常，位的進(jìn)位情況，如果進(jìn)位正常，則可以認(rèn)為整個(gè)計(jì)數(shù)器正常。如果能在設(shè)計(jì)時(shí)就則可以認(rèn)為整個(gè)計(jì)數(shù)器正常。如果能在設(shè)計(jì)時(shí)就將電路狀態(tài)進(jìn)行劃分，則可以給測(cè)試帶來(lái)很大的將電路狀態(tài)進(jìn)行劃分，則可以給測(cè)試帶來(lái)很大的方便。方便。設(shè)計(jì)時(shí)將數(shù)字電路劃分為若干模塊，是數(shù)設(shè)計(jì)時(shí)將數(shù)字電路劃分為若干模塊，是數(shù)字電路可測(cè)性設(shè)計(jì)的一個(gè)重要方法。字電路可測(cè)性設(shè)計(jì)的一個(gè)重要方法。182、動(dòng)態(tài)測(cè)試、動(dòng)態(tài)測(cè)試靜態(tài)測(cè)試的測(cè)試效率較低，而且電路的某靜態(tài)測(cè)試的測(cè)試效率較低，而且電路的某些與動(dòng)態(tài)特性相關(guān)的邏輯現(xiàn)象些與動(dòng)態(tài)特性相關(guān)的邏輯現(xiàn)象(如如“

20、冒險(xiǎn)冒險(xiǎn)”、“競(jìng)爭(zhēng)競(jìng)爭(zhēng)”)難以測(cè)出。動(dòng)態(tài)測(cè)試可以彌補(bǔ)靜難以測(cè)出。動(dòng)態(tài)測(cè)試可以彌補(bǔ)靜態(tài)測(cè)試的不足。態(tài)測(cè)試的不足。動(dòng)態(tài)測(cè)試：測(cè)試用的輸入信號(hào)是一個(gè)自動(dòng)動(dòng)態(tài)測(cè)試：測(cè)試用的輸入信號(hào)是一個(gè)自動(dòng)產(chǎn)生并且不斷變化的邏輯電平值，輸出信產(chǎn)生并且不斷變化的邏輯電平值，輸出信號(hào)也是一個(gè)不斷變化的邏輯電平值，整個(gè)號(hào)也是一個(gè)不斷變化的邏輯電平值，整個(gè)測(cè)試始終處于變動(dòng)狀態(tài)，故稱(chēng)這種測(cè)試方測(cè)試始終處于變動(dòng)狀態(tài)，故稱(chēng)這種測(cè)試方法為動(dòng)態(tài)測(cè)試。法為動(dòng)態(tài)測(cè)試。 19（1）組合電路的動(dòng)態(tài)測(cè)試法）組合電路的動(dòng)態(tài)測(cè)試法組合電路動(dòng)態(tài)測(cè)試法的思路是采用窮舉法。組合電路動(dòng)態(tài)測(cè)試法的思路是采用窮舉法。即由合適的信號(hào)源事先編輯好一組測(cè)試碼，即由合

21、適的信號(hào)源事先編輯好一組測(cè)試碼，該組測(cè)試碼涵蓋了輸入信號(hào)所有狀態(tài)組合。該組測(cè)試碼涵蓋了輸入信號(hào)所有狀態(tài)組合。實(shí)驗(yàn)時(shí)，該信號(hào)源自動(dòng)順序輸出該組測(cè)試實(shí)驗(yàn)時(shí)，該信號(hào)源自動(dòng)順序輸出該組測(cè)試碼，同時(shí)用示波器觀測(cè)輸入與輸出波形的碼，同時(shí)用示波器觀測(cè)輸入與輸出波形的關(guān)系，兩者的關(guān)系應(yīng)該符合真值表要求。關(guān)系，兩者的關(guān)系應(yīng)該符合真值表要求。 20（2）組合電路的動(dòng)態(tài)測(cè)試注意事項(xiàng)）組合電路的動(dòng)態(tài)測(cè)試注意事項(xiàng)示波器一般只有雙蹤，測(cè)試多個(gè)波形關(guān)系時(shí)有示波器一般只有雙蹤，測(cè)試多個(gè)波形關(guān)系時(shí)有一些特定的操作要求，一般需用邏輯分析儀。一些特定的操作要求，一般需用邏輯分析儀。如果輸出端如果輸出端F的波形不正常，可以逐個(gè)寫(xiě)出信

22、的波形不正常，可以逐個(gè)寫(xiě)出信號(hào)傳輸路徑中各個(gè)門(mén)電路輸出端的真值表，用號(hào)傳輸路徑中各個(gè)門(mén)電路輸出端的真值表，用示波器測(cè)量各點(diǎn)波形并與真值表對(duì)照。如果與示波器測(cè)量各點(diǎn)波形并與真值表對(duì)照。如果與真值表不符，即可判斷出故障所在。真值表不符，即可判斷出故障所在。由于示波器的屏幕較小，分辨率也有限，可顯由于示波器的屏幕較小，分辨率也有限，可顯示的信號(hào)長(zhǎng)度有限，如果輸入信號(hào)數(shù)量較多，示的信號(hào)長(zhǎng)度有限，如果輸入信號(hào)數(shù)量較多，信號(hào)序列較長(zhǎng)信號(hào)序列較長(zhǎng)(如如8個(gè)輸入信號(hào)的測(cè)試序列長(zhǎng)達(dá)個(gè)輸入信號(hào)的測(cè)試序列長(zhǎng)達(dá)28256個(gè)個(gè))，而示波器上最多能顯示出幾十個(gè)，而示波器上最多能顯示出幾十個(gè)信號(hào)周期的長(zhǎng)度，這種情況正是數(shù)字

23、電路的測(cè)信號(hào)周期的長(zhǎng)度，這種情況正是數(shù)字電路的測(cè)試難點(diǎn)所在。因此，在測(cè)試長(zhǎng)序列信號(hào)時(shí)，一試難點(diǎn)所在。因此，在測(cè)試長(zhǎng)序列信號(hào)時(shí)，一般要采用數(shù)字式存儲(chǔ)示波器或邏輯分析儀。般要采用數(shù)字式存儲(chǔ)示波器或邏輯分析儀。 21（3）時(shí)序電路的動(dòng)態(tài)測(cè)試）時(shí)序電路的動(dòng)態(tài)測(cè)試時(shí)序電路動(dòng)態(tài)測(cè)試一般要求提供一個(gè)時(shí)鐘時(shí)序電路動(dòng)態(tài)測(cè)試一般要求提供一個(gè)時(shí)鐘信號(hào)信號(hào)CP ， CP由實(shí)驗(yàn)箱上的連續(xù)脈沖信號(hào)由實(shí)驗(yàn)箱上的連續(xù)脈沖信號(hào)提供，用示波器觀測(cè)各個(gè)被測(cè)點(diǎn)的波形。提供，用示波器觀測(cè)各個(gè)被測(cè)點(diǎn)的波形。有一些時(shí)序電路不但需要時(shí)鐘信號(hào)，而且有一些時(shí)序電路不但需要時(shí)鐘信號(hào)，而且需要多種控制信號(hào)。例如，移位寄存器等需要多種控制信號(hào)。例如，

24、移位寄存器等電路除需要時(shí)鐘外還需要置數(shù)控制、位移電路除需要時(shí)鐘外還需要置數(shù)控制、位移控制、加減計(jì)數(shù)方式控制等多種輸入信號(hào)，控制、加減計(jì)數(shù)方式控制等多種輸入信號(hào)，如果也用窮舉法產(chǎn)生所有控制功能端的組如果也用窮舉法產(chǎn)生所有控制功能端的組合測(cè)試信號(hào)，則會(huì)使測(cè)試碼非常長(zhǎng)，以致合測(cè)試信號(hào)，則會(huì)使測(cè)試碼非常長(zhǎng)，以致用示波器無(wú)法觀測(cè)一個(gè)完整的測(cè)試序列信用示波器無(wú)法觀測(cè)一個(gè)完整的測(cè)試序列信號(hào)。號(hào)。 22（4）時(shí)序電路動(dòng)態(tài)測(cè)試的注意事項(xiàng)）時(shí)序電路動(dòng)態(tài)測(cè)試的注意事項(xiàng)當(dāng)時(shí)序電路的數(shù)據(jù)控制等外部輸入信號(hào)較當(dāng)時(shí)序電路的數(shù)據(jù)控制等外部輸入信號(hào)較多時(shí)，用窮舉法提供動(dòng)態(tài)測(cè)試信號(hào)比較困多時(shí)，用窮舉法提供動(dòng)態(tài)測(cè)試信號(hào)比較困難。應(yīng)采用靜態(tài)與動(dòng)態(tài)相結(jié)合的方法，即難。應(yīng)采用靜態(tài)與動(dòng)態(tài)相結(jié)合的方法，即用靜態(tài)方式給出某些輸入的數(shù)據(jù)和控制信用靜態(tài)方式給出某些輸入的數(shù)據(jù)和控制信號(hào)號(hào)(如置數(shù)、位移控制等如置數(shù)、位移控制等)，在給定的各種，在給定的各種控制狀態(tài)進(jìn)行動(dòng)態(tài)測(cè)試?？刂茽顟B(tài)進(jìn)行動(dòng)態(tài)測(cè)試。當(dāng)需要用示波器同時(shí)顯示兩個(gè)波形時(shí)，應(yīng)當(dāng)需要用示波器同時(shí)顯示兩個(gè)波形時(shí)，應(yīng)正確選擇示波器的正確選擇示波器的“觸發(fā)信源觸發(fā)信源”，應(yīng)，應(yīng)選用選用周期最長(zhǎng)的（邊沿最少）一路信號(hào)作為內(nèi)周期最長(zhǎng)的（邊沿最少）一路信號(hào)作為內(nèi)觸發(fā)信源觸發(fā)