八路數(shù)字搶答器控制系統(tǒng)

1、題目：八路數(shù)字搶答器控制系統(tǒng)題目：八路數(shù)字搶答器控制系統(tǒng)一、大作業(yè)摘要74系列常用集成電路設(shè)計(jì)的數(shù)碼顯示八路搶答器電路系列常用集成電路設(shè)計(jì)的數(shù)碼顯示八路搶答器電路組成、設(shè)計(jì)思路及功能。該搶答器除具有基本的搶組成、設(shè)計(jì)思路及功能。該搶答器除具有基本的搶答功能外，還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。主持人答功能外，還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。主持人通過(guò)時(shí)間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時(shí)間，系統(tǒng)將完成通過(guò)時(shí)間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時(shí)間，系統(tǒng)將完成自動(dòng)倒計(jì)時(shí)。若在規(guī)定的時(shí)間內(nèi)有人搶答，則計(jì)時(shí)自動(dòng)倒計(jì)時(shí)。若在規(guī)定的時(shí)間內(nèi)有人搶答，則計(jì)時(shí)將自動(dòng)停止；若在規(guī)定的時(shí)間內(nèi)無(wú)人搶答，則系統(tǒng)將自動(dòng)停止；若在規(guī)定的時(shí)間內(nèi)無(wú)人搶答，則系

2、統(tǒng)中的蜂鳴器將發(fā)響，提示主持人本輪搶答無(wú)效，實(shí)中的蜂鳴器將發(fā)響，提示主持人本輪搶答無(wú)效，實(shí)現(xiàn)報(bào)警功能。現(xiàn)報(bào)警功能。二、設(shè)計(jì)的背景、目的和意義 1.隨著科技的發(fā)展，現(xiàn)在的搶答器向著數(shù)字化、智能化的方向發(fā)展。這就必然提高了智能搶答器的制造成本 2. 鑒于現(xiàn)在小規(guī)模的知識(shí)競(jìng)賽越來(lái)越多 ， 操作簡(jiǎn)單，經(jīng)濟(jì)實(shí)用的小型搶答器肯定很有市場(chǎng)。因此，我選擇簡(jiǎn)易邏輯數(shù)字搶答器這一課題。 三、設(shè)計(jì)任務(wù)及要求 一般來(lái)說(shuō)，設(shè)計(jì)一臺(tái)數(shù)字搶答器，必須能夠準(zhǔn)確判斷出第一位搶一般來(lái)說(shuō)，設(shè)計(jì)一臺(tái)數(shù)字搶答器，必須能夠準(zhǔn)確判斷出第一位搶答者，并且通過(guò)數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰(shuí)是搶答成答者，并且通過(guò)數(shù)顯、蜂鳴這些途徑能讓人

3、們很容易得知誰(shuí)是搶答成功者，并設(shè)置一定的回答限制時(shí)間，讓搶答者在規(guī)定時(shí)間內(nèi)答題，主功者，并設(shè)置一定的回答限制時(shí)間，讓搶答者在規(guī)定時(shí)間內(nèi)答題，主持人根據(jù)答題結(jié)果控制搶答器的清零復(fù)位，掌握比賽的進(jìn)程。所以我持人根據(jù)答題結(jié)果控制搶答器的清零復(fù)位，掌握比賽的進(jìn)程。所以我在設(shè)計(jì)在設(shè)計(jì)8路數(shù)字搶答器的模塊需要滿足鑒別、搶答報(bào)警、回答倒計(jì)時(shí)、路數(shù)字搶答器的模塊需要滿足鑒別、搶答報(bào)警、回答倒計(jì)時(shí)、數(shù)顯等功能，具體設(shè)計(jì)要求如下：數(shù)顯等功能，具體設(shè)計(jì)要求如下： （1）搶答器可容納八組選手，并為每組選手設(shè)置一個(gè)按鈕供搶）搶答器可容納八組選手，并為每組選手設(shè)置一個(gè)按鈕供搶答者使用；為主持人設(shè)置一個(gè)控制按鈕，用來(lái)控制系

4、統(tǒng)清零（組別顯答者使用；為主持人設(shè)置一個(gè)控制按鈕，用來(lái)控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開始；示數(shù)碼管滅燈）和搶答開始； （2）電路具有對(duì)第一搶答信號(hào)的鎖存、鑒別和顯示等功能。在）電路具有對(duì)第一搶答信號(hào)的鎖存、鑒別和顯示等功能。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，若參賽選手按下?lián)尨鸢粹o，則主持人將系統(tǒng)復(fù)位并發(fā)出搶答指令后，若參賽選手按下?lián)尨鸢粹o，則該組別的信號(hào)立即被鎖存，并在組別顯示器上顯示該組別，同時(shí)揚(yáng)聲該組別的信號(hào)立即被鎖存，并在組別顯示器上顯示該組別，同時(shí)揚(yáng)聲器也給出音響提示，此時(shí)，電路具備自鎖功能，使其他搶答按鈕不起器也給出音響提示，此時(shí)，電路具備自鎖功能，使其他搶答按鈕不起作用

5、。作用。 （3）搶答器具有限時(shí)回答問(wèn)題的功能，當(dāng)主持人啟動(dòng)倒計(jì)時(shí)開）搶答器具有限時(shí)回答問(wèn)題的功能，當(dāng)主持人啟動(dòng)倒計(jì)時(shí)開始鍵后，要求計(jì)時(shí)器采用倒計(jì)時(shí)，同時(shí)最后計(jì)時(shí)器倒計(jì)時(shí)到始鍵后，要求計(jì)時(shí)器采用倒計(jì)時(shí)，同時(shí)最后計(jì)時(shí)器倒計(jì)時(shí)到00時(shí)揚(yáng)聲時(shí)揚(yáng)聲器會(huì)發(fā)出聲響提示；器會(huì)發(fā)出聲響提示；。 四、確定輸入和輸出變量 輸入：各組的搶答按鈕輸入：各組的搶答按鈕keyin1、keyin2、keyin3、keyin4、keyin5、keyin6、keyin7，clk:時(shí)鐘信號(hào)。時(shí)鐘信號(hào)。rst:復(fù)復(fù)位信號(hào)位信號(hào) 輸出：輸出： 各組的搶答按鈕顯示端各組的搶答按鈕顯示端sel【2：0】數(shù)碼管選擇輸出數(shù)碼管選擇輸出 dis

6、play【7:0】數(shù)碼管顯示輸出數(shù)碼管顯示輸出六、整體設(shè)計(jì)框圖七、輸入和輸出變量對(duì)應(yīng)部件說(shuō)明input: clk:時(shí)鐘信號(hào)時(shí)鐘信號(hào) rst:復(fù)位信號(hào)復(fù)位信號(hào) keyin7:0:八位搶答按鍵八位搶答按鍵output： sel【2：0】數(shù)碼管選擇輸出數(shù)碼管選擇輸出 display【7:0】數(shù)碼管顯示輸出數(shù)碼管顯示輸出八、方案論證 方案1：基于單元電路原理實(shí)現(xiàn)方案2：基于verilog原理實(shí)現(xiàn)方案論證以上兩種實(shí)現(xiàn)方法中，第一種方法電路較復(fù)雜不便于制作，可靠性低，實(shí)現(xiàn)起來(lái)很困難；而第二種方法只需要軟件仿真出來(lái)，在一塊EDA實(shí)驗(yàn)箱上就能實(shí)現(xiàn)，制作簡(jiǎn)單，而且成本低。綜合比較之下，我決定采用第二種方案實(shí)現(xiàn)本

7、課題。根據(jù)第二種方案的的框圖所示，整個(gè)系統(tǒng)分為以下幾個(gè)模塊來(lái)分別實(shí)現(xiàn)：1搶答判別模塊：它的功能是鑒別八組中是那組搶答成功并且把搶答成功的組別信號(hào)輸出給鎖存模塊。2復(fù)位控制模塊：給節(jié)目主持人設(shè)置一個(gè)控制開關(guān)，用來(lái)控制系統(tǒng)的清零和搶答的開始。3鎖存模塊：該電路的作用是當(dāng)?shù)谝粋€(gè)搶答者搶答后，對(duì)第一個(gè)搶答者的組別進(jìn)行鎖存并顯示在數(shù)碼管上，后面的搶答者信號(hào)全都無(wú)響應(yīng)，直到主持人按下復(fù)位鍵。4顯示報(bào)警模塊：就是把各個(gè)模塊的輸入的不同信號(hào)經(jīng)過(guò)譯碼成BCD碼然后直接在數(shù)碼管上顯示，還可以加上蜂鳴器的聲音，更能給觀眾一個(gè)準(zhǔn)確、簡(jiǎn)明的數(shù)字。5在以上功能實(shí)現(xiàn)后，還可以擴(kuò)展實(shí)現(xiàn)一些其他功能，比如答題倒計(jì)時(shí)等功能。 4

8、. 搶答器具有定時(shí)搶答功能，且一次搶答的時(shí)間由主持人設(shè)定（如,30秒）。當(dāng)主持人啟動(dòng)開始鍵后，定時(shí)器進(jìn)行減計(jì)時(shí)。 5. 參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答，搶答有效，定時(shí)器停止工作，顯示器上顯示選手的編號(hào)和搶答的時(shí)間，并保持到主持人將系統(tǒng)清除為止。 狀態(tài)圖 顯示倒計(jì)時(shí)倒計(jì)時(shí)停止顯示序號(hào)報(bào)警燈報(bào)警倒計(jì)時(shí)停止不再顯示任何編號(hào)有人搶答鍵按下上電復(fù)位有人搶答鍵按下倒計(jì)時(shí)小于5秒初始30秒結(jié)束module qiangdaqi( /模塊聲明模塊聲明 ，input表示輸入，表示輸入，output表時(shí)輸出表時(shí)輸出 input clk, /主時(shí)鐘輸入，時(shí)序邏輯電路得根本主時(shí)鐘輸入，時(shí)序邏輯電路得根本input rs

9、t, /復(fù)位，按下按鍵則程序回歸到上電時(shí)的初始狀態(tài)復(fù)位，按下按鍵則程序回歸到上電時(shí)的初始狀態(tài)input 7:0 keyin, /八個(gè)按鍵輸入八個(gè)按鍵輸入output reg 3:0 disp_en, /3位輸出位輸出output reg 7:0 display , /數(shù)碼管輸出數(shù)碼管輸出output reg out_led);reg 2:0 sel;reg 9:0 count; /計(jì)數(shù)器計(jì)數(shù)寄存器計(jì)數(shù)器計(jì)數(shù)寄存器reg clk_1hz,flag; /clk_1hz：主時(shí)鐘經(jīng)過(guò)：主時(shí)鐘經(jīng)過(guò)2000分頻后的信號(hào)分頻后的信號(hào)reg 4:0 t; /30秒倒計(jì)時(shí)秒倒計(jì)時(shí)reg 3:0 disp; /數(shù)

10、碼管顯示數(shù)據(jù)存儲(chǔ)數(shù)碼管顯示數(shù)據(jù)存儲(chǔ)reg 3:0 data; /按鍵號(hào)存儲(chǔ)按鍵號(hào)存儲(chǔ)reg 16:0count_1k;reg clk_1k;always(posedge clk or negedge rst)begin if(!rst)begin clk_1k=0;count_1k=0;endelseif(count_1k=16d25000)begin count_1k=0;clk_1k=clk_1k;endelsecount_1k=count_1k+1;endalways (posedge clk_1k) /第一個(gè)ALWAYS語(yǔ)句塊，主時(shí)鐘CLK的下降沿觸發(fā)，if (count500) /

11、實(shí)現(xiàn)計(jì)數(shù)器的計(jì)數(shù) count=count+1; /如果count=999,就一直往上加elseebegin count=0; /知道加到知道加到1000，就把，就把count清零，清零，clk_1hz取反取反 clk_1hz=clk_1hz; /從而實(shí)現(xiàn)主時(shí)鐘的從而實(shí)現(xiàn)主時(shí)鐘的2000分頻分頻endalways (posedge clk or negedge rst)/第二個(gè)第二個(gè)ALWAYS語(yǔ)句塊，語(yǔ)句塊，CLK上升沿及上升沿及RST下降下降begin /沿觸發(fā)沿觸發(fā) if (!rst) begin data = 4b1010; /如果按下復(fù)位鍵如果按下復(fù)位鍵rst，則把數(shù)據(jù)位清零，則把數(shù)據(jù)

12、位清零 flag = 1b0; /把把FLAG標(biāo)志信號(hào)清零標(biāo)志信號(hào)清零 end else if (!flag & t) /如果沒(méi)有按下復(fù)位鍵而且如果沒(méi)有按下復(fù)位鍵而且t不為不為0 case (keyin 7:0) /根據(jù)按鍵的不同來(lái)實(shí)現(xiàn)不同的輸出，同時(shí)把標(biāo)志根據(jù)按鍵的不同來(lái)實(shí)現(xiàn)不同的輸出，同時(shí)把標(biāo)志 8b00000001 : begin data=4b0001; flag=1; end/位位FLAG置置1. 8b00000010 : begin data=4b0010; flag=1; end 8b00000100 : begin data=4b0011; flag=1; end 8b

13、00001000 : begin data=4b0100; flag=1; end 8b00010000 : begin data=4b0101; flag=1; end 8b00100000 : begin data=4b0110; flag=1; end 8b01000000 : begin data=4b0111; flag=1; end 8b10000000 : begin data=4b1000; flag=1; end default : begin data=data; flag=flag; end /不是上述情況，維持不是上述情況，維持DATA endcase /以及以及FLA

14、G不變不變 else /這兩句沒(méi)有用處這兩句沒(méi)有用處endalways (posedge clk_1hz or negedge rst) /第三個(gè)always語(yǔ)句塊，clk_1hzbegin /上升沿以及rst下降沿觸發(fā)if (!rst) begin out_led=1; /如果復(fù)位鍵按下，則把t初始為30 t0 & !flag) /如果t比0大，而且flag為0 t=t-1; elsebegin /t減一 t=t; end /對(duì)于其他情況，維持t之前的值endalways (posedge clk_1k or negedge rst)/產(chǎn)生數(shù)碼管掃描信號(hào)，經(jīng)三八譯碼器輸出數(shù)碼 beg

15、in /管位選信號(hào) /第四個(gè)ALWAYS語(yǔ)句塊，CLK上升沿及RST下降 if (!rst) sel 2:0 = 3b000; /把sel計(jì)數(shù)器初始化為0 else begin sel 2:0 = sel2:0+3b001;/每來(lái)一個(gè)個(gè)時(shí)鐘增加一 endendalways (*) /*表示有變化，程序里所有的信號(hào)只要有變化begin /本語(yǔ)句就會(huì)被觸發(fā) case( sel2:0 )3b000: begin disp 3:0 = t/10; disp_en 3:0 = 4b1110; end /當(dāng)sel是000的時(shí)候，取倒計(jì)時(shí)t的十位 3b001: begin disp 3:0 = t%10;

16、disp_en 3:0 = 4b1101; end /001時(shí)，取倒計(jì)時(shí)的各位 3b010: begin disp 3:0 = 4b1111;disp_en 3:0 = 4b1111;end /010時(shí)，配合下面的always語(yǔ)句塊，實(shí)現(xiàn)全滅 3b011: begin disp 3:0 = 4b1010+clk_1hz;disp_en 3:0 = 4b1111;end /配合clk_1hz，以及下面的語(yǔ)句塊， 3b100: begin disp 3:0 = 4b1010+clk_1hz;disp_en 3:0 = 4b1111;end/實(shí)現(xiàn)，倒計(jì)時(shí)中。的閃爍 3b101: begin disp

17、 3:0 = 4b1010+clk_1hz;disp_en 3:0 = 4b1011;end 3b110: begin disp 3:0 = 4b1111;disp_en 3:0 = 4b1111;end/110時(shí)，配合下面的always語(yǔ)句塊，實(shí)現(xiàn)全滅 3b111: begin disp 3:0 = data;disp_en 3:0 = 4b0111; end/111時(shí)，實(shí)現(xiàn)真實(shí)數(shù)據(jù)的輸出 endcaseendalways (*) /數(shù)碼管譯碼輸出begin case( disp ) 4d0:display=8h03; 4d1:display=8h9f; 4d2:display=8h25;

18、4d3:display=8h0d; 4d4:display=8h99; 4d5:display=8h49; 4d6:display=8h41; 4d7:display=8h1f; 4d8:display=8h01; 4d9:display=8h09;4d10:display=8hfd;default:display=8hff; endcaseendendmodule 原理圖clkrstkeyin7.0disp_en3.0display7.0out_ledqiangdaqiinstdisp_en3.0OUTPUTdisplay7.0OUTPUTout_ledOUTPUTVCCclkINPUTVC

19、CrstINPUTVCCkeyin7.0INPUTDENAQPRECLRDENAQPRECLRDENAQPRECLRDQPREENACLRDENAQPRECLRDENAQPRECLRDENAQPRECLRDQPREENACLRDQPREENACLRDENAQPRECLRSEL2.0DATA2.0OUTSELECTORSEL2.0DATA7.0OUTMUX%A4.0B3.0MODULO/A4.0B3.0DIVIDERIN3.0OUT15.0DECODERSEL2.0DATA7.0OUTMUXSEL2.0DATA7.0OUTMUXSEL2.0DATA7.0OUTMUXIN7.0OUT255.0DECODERSEL2.0DATA2.0OUTSELECTORSEL2.0DATA2.0OUTSELECTORSEL2.0DATA2.0OUTSELECTOR01101+A16.0B16.0ADDERSELDATAADATABOUT0MUX21=A16.0B16.0EQUAL+A9.0B9.0ADDERDQPREENACLRSELDATAADATABOUT0MUX21A9.0B9.0LESS_THAN+A5.0B5.0ADDER+A2.0B2.0ADDERclk_1k_OUT0clk_1hz_OUT0always30_OUT0