第五章片內(nèi)外設(shè)

1、1第五章第五章 片內(nèi)外設(shè)片內(nèi)外設(shè)5.1 概述5.2 事件管理模塊5.3中斷管理5.4數(shù)字I/O端口5.5看門狗和實時時鐘模塊5.6系統(tǒng)模/數(shù)轉(zhuǎn)換模塊5.7 SCI串行通信接口模塊5.8 SPI串行外設(shè)接口模塊25.1 概述概述 片內(nèi)外設(shè)是對集成在DSP芯片內(nèi)部的與外界進行信息交換的一些功能模塊功能模塊的總稱。 TMS320C240X系列DSP芯片的片內(nèi)外設(shè)中包括兩個事件管理模塊（EVA、 EVB）、A/D轉(zhuǎn)換模塊（ADC）、串行通信模塊（SCI）、串行外設(shè)接口模塊（SPI）、中斷管理模塊和系統(tǒng)監(jiān)視模塊等。 返回本章首頁35.2 事件管理模塊（事件管理模塊（EV） 微機系統(tǒng)中重要的事件主要有兩類

2、：與時間有關(guān)的事件和外部中斷事件。 事件管理模塊主要是管理與時間有關(guān)的事件。 事件管理模塊的構(gòu)成事件管理模塊有可分成若干個單元模塊單元模塊，分別實現(xiàn)不同的功能，每個單元模塊又包括自己的寄存器寄存器和引腳引腳。 2個定時器 3個全比較單元 4個捕獲單元 2個正交編碼脈沖電路 返回本章首頁45EVA結(jié)結(jié)構(gòu)構(gòu)示示意意圖圖6EVB結(jié)結(jié)構(gòu)構(gòu)示示意意圖圖7895.2.1 通用定時器通用定時器 定時器是最常用的外圍設(shè)備。其核心是計數(shù)器。 TMS320C240X系列DSP芯片的每個事件管理器中有2個16位的通用定時器T1、T2（T3、T4），計數(shù)范圍在065535個脈沖。 定時器的計數(shù)脈沖可以由內(nèi)部時鐘經(jīng)分頻

3、產(chǎn)生，也可以是由外部引腳引入的外部計數(shù)脈沖。 定時器的計數(shù)方向可增可減。 定時器結(jié)構(gòu) 定時器控制寄存器 通用定時器的計數(shù)操作 通用定時器的比較操作 通用定時器的同步 通用定時器的復(fù)位 定時器的初始化編程 返回本節(jié)首頁10定時器結(jié)構(gòu)定時器結(jié)構(gòu) 結(jié)構(gòu)示意圖 定時器組成定時器組成 TxCNT：定時器計數(shù)寄存器 TxCON：定時器控制寄存器 TxPR：定時器周期寄存器 TxCMPR：定時器比較寄存器 GPTCOM：定時器總控制寄存器 比較邏輯比較邏輯電路 控制邏輯控制邏輯電路 對稱對稱/非對稱波形發(fā)生器非對稱波形發(fā)生器 輸出邏輯輸出邏輯電路 相關(guān)引腳相關(guān)引腳 TMRCLK：外部計數(shù)脈沖輸入腳 TMRD

4、IR：外部計數(shù)定向信號輸入腳（高增低減） TxPWM/TzCMP：通用定時器輸出腳 ADC_start：A/D轉(zhuǎn)換啟動信號【注】上述x值可取1、2或3、4。分別代表T1、T2或T3、T4。 返回次節(jié)首頁11通用定時器結(jié)構(gòu)示意圖通用定時器結(jié)構(gòu)示意圖【注】改圖適用于T2、T3和T4，對T1，TxPR不需經(jīng)過多路開關(guān)送入比較邏輯。TxPR(shadowed)T1PR(shadowed)Compare logicControl logicOutput logicTxCMP(shadowed)GPTCON(shadowed)TxCNTTxCONMUXSymm/asymWaveformgernerator

5、InternalCPU clockInterrup flagsADC startTMRCLKTMRDIRTxPWM/TxCMP返回支節(jié)首頁12定時器控制寄存器定時器控制寄存器 通用定時器的控制寄存器包括T1、T2、T3各自的控制寄存器TxCON（x可取1、2或3）和三者共用的總控制寄存器GPTCON。 TxCON（7404h、7408h、7504h、 7508h ） 決定通用定時器的計數(shù)模式、分頻系數(shù)、時鐘選擇、定時比較寄存器的重載條件、定時器比較輸出操作的使能及定時器的開啟和關(guān)閉等控制。 構(gòu)成 GPTCON（7400h 、7500h ） 決定由哪個定時器 的何種事件來啟動A/D轉(zhuǎn)換以及三個定

6、時器的比較輸出極性。 構(gòu)成 返回次節(jié)首頁13Bit1514：仿真控制位Bit1311：計數(shù)模式選擇位Bit108：分頻系數(shù)選擇位Bit7：使能選擇位Bit6：定時器使能控制位Bit54：時鐘選擇位Bit32：定時比較寄存器重載條件控制Bit1：比較操作使能控制Bit0：周期寄存器選擇位freesoft保留TMOD1 TMOD0 TSP215 14 13 12 11 10 9 8 7TSP1TSP0T2SWT1/T4SWT3Tenable TCLKS1 TCLKS0 TCLD1TCLD0TECMPR6 5 4 3 2 1 0SELT1PR/SELT3PR返回支節(jié)首頁TxCON的定義14Bit15

7、13：通用定時器x的計數(shù)方向狀態(tài)位Bit109： T2啟動A/D轉(zhuǎn)換的控制位Bit87： T1啟動A/D轉(zhuǎn)換的控制位Bit6：定時器比較輸出開閉控制位Bit32：T2比較輸出引腳極性控制位Bit10：T1比較輸出引腳極性控制位返回支節(jié)首頁保留T2STAT T1STAT保留保留T2ADC115 14 13 12 11 10 9 8 T2ADC0 T1ADC1T1ADC0 TCOMPOE保留保留T2PIN1 T2PIN0T1PIN17 6 5 4 3 2 1 0T1PIN0全局通用定時器控制寄存器全局通用定時器控制寄存器GPTCONA（7400h）15通用定時器的操作通用定時器的操作 計數(shù)操作是實

8、現(xiàn)定時的最基本操作。 定時時間定時時間 啟?？刂茊⑼？刂?由TxCON中的中的bit6（Tenable）實現(xiàn)。 Tenable1 啟動，開始計數(shù) Tenable0 停止計數(shù) 計數(shù)操作產(chǎn)生的事件 四種計數(shù)操作模式 返回次節(jié)首頁脈沖數(shù)分頻系數(shù)定時時間/1CPUfT16計數(shù)操作產(chǎn)生的事件計數(shù)操作產(chǎn)生的事件由于DSP的定時器可以增計數(shù)、減計數(shù)，計數(shù)過程中還可以與TxPR值、TxCMPR值作比較，因此，計數(shù)操作中可能產(chǎn)生以下四種事件：下溢下溢 進行減計數(shù)，減至0000h時產(chǎn)生下溢事件。 下溢事件進行的操作： 將相關(guān)中斷標志置位； 若GPTCON的TxADC01，發(fā)出A/D轉(zhuǎn)換啟動信號。上溢上溢 進行增計

9、數(shù)，增至0FFFFh時產(chǎn)生上溢事件。 上溢事件進行的操作： 將相關(guān)中斷標志置位。周期匹配周期匹配 進行增/減計數(shù)，至TxCNT的值與TxPR相等時產(chǎn)生周期匹配事件。 周期匹配事件進行的操作： 將相關(guān)中斷標志置位； 根據(jù)GPTCONA/B位的設(shè)置，相關(guān)的比較輸出發(fā)生跳變、啟動A/D轉(zhuǎn)換。返回計數(shù)操作支節(jié)首頁返回比較操作17四種計數(shù)操作模式四種計數(shù)操作模式 計數(shù)操作模式由TxCON中的中的TMODE10決定決定。其中組合0011分別對應(yīng)一種計數(shù)模式。 停止/保持模式（ TMODE10 00） 連續(xù)增計數(shù)模式（ TMODE10 01） 定向增/減計數(shù)模式（ TMODE10 10） 連續(xù)增減計數(shù)模式（

10、 TMODE10 11）比較匹配比較匹配進行增/減計數(shù)，至TxCNT的值與TxCMPR相等時產(chǎn)生周期匹配事件。周期匹配事件進行的操作：將相關(guān)中斷標志置位；根據(jù)GPTCONA/B位的設(shè)置，相關(guān)的比較輸出發(fā)生跳變、啟動A/D轉(zhuǎn)換。18停止停止/保持模式保持模式 TMODE10=00 Timer 停止操作，保持當前狀態(tài)不變。返回19連續(xù)增計數(shù)模式連續(xù)增計數(shù)模式 TMODE10=01，TxSTAT=1(方向指示），引腳TMRDIR失效。 若若TxCNT初值初值小于小于TxPR，則進行增計數(shù)，直至TxCNT值等于TxPR，此后完成如下操作： 下一輸入時鐘上升沿，TxCNT值恢復(fù)到0000h 下一CPU時

11、鐘周期內(nèi)，完成周期匹配中斷標志置位，并發(fā)出A/D轉(zhuǎn)換啟動信號（若TxADC=10）； 再下一CPU時鐘周期內(nèi)，完成下溢出中斷標志置位，并發(fā)出A/D轉(zhuǎn)換啟動信號（若TxADC=01）。 若若TxCNT初值初值等于等于TxPR，則立即產(chǎn)生周期匹配，然后完成上述操作。 若若TxCNT初值初值大于大于TxPR，則 先增計數(shù)至0FFFFh，產(chǎn)生上溢，然后TxCNT值變?yōu)?000h，再增計數(shù)直至周期匹配，完成前述操作。返回20 具有自動再裝TxPR值的功能。即TxCNT不斷計數(shù)并與TxPR進行匹配，一旦出現(xiàn)周期匹配事件則，TxCNT復(fù)位為0，同時將TxPR的緩從寄存器的值裝載到它的工作寄存器，重新開始下一

12、次的計數(shù)。其過程見圖示。【注】在該模式下，若在計數(shù)期間改變TxPR的值，則可以得到不同的定時周期。但由于TxPR具有雙緩沖結(jié)構(gòu)，故改寫值寫入的是它的緩沖寄存器，在出現(xiàn)周期匹配或上溢或下溢事件之后， 于TxCNT復(fù)位為0的時刻，緩沖寄存器的值自動裝入自動裝入工作寄存器中。返回緩沖寄存器工作寄存器比較單元TxCNT0000hTxPR21連續(xù)增計數(shù)模式下的工作過程連續(xù)增計數(shù)模式下的工作過程周期匹配Tenable計數(shù)開始置周期匹配中斷標志置下溢中斷計數(shù)脈沖33120TxCNT120120TxPR=4-1=3TxPR=3-1=2返回22定向增定向增/減計數(shù)模式減計數(shù)模式 TMODE20=10，由引腳TM

13、RDIR決定計數(shù)方向。 TMRDIR為為高電平高電平并保持并保持 若TxCNT初值小于小于TxPR值， 至兩者相等，發(fā)生周期匹配事件，同時TxCNT停止計數(shù)，保持原值（即TxPR的值）不變； 若TxCNT初值大于等于大于等于TxPR值， 增計數(shù)直至發(fā)生上溢（ TxCNT=0FFFFh ），然后TxCNT停止計數(shù)，定時器復(fù)位到0 增計數(shù)至TxPR值 若TxCNT初值等于等于0FFFFh ， 定時器復(fù)位到0 增計數(shù)至TxPR值23 TMRDIR為為低電平低電平并保持并保持 不管TxCNT初值為多少，減計數(shù)直至0000h，發(fā)生下溢事件然后停止計數(shù)，保持原值不變。 TMRDIR變化變化 TMRDIR為

14、高電平則進行增計數(shù)，TMRDIR為低電平則減計數(shù)，直至上述三種事件之一發(fā)生。見圖例?！咀ⅰ?引腳TMRDIR對計數(shù)方向的影響要延遲2個CPU時鐘周期才能有效；返回24定向增定向增/減計數(shù)模式下的工作過程減計數(shù)模式下的工作過程返回Tenable增計數(shù)開始置周期匹配中斷標志置下溢中斷計數(shù)脈沖周期匹配33120TxCNT12033下溢TMRDIR兩周期的延時減計數(shù)開始2526連續(xù)增減計數(shù)模式連續(xù)增減計數(shù)模式 TMODE20=11，引腳TMRDIR不起作用。 與單增減計數(shù)模式的處理方式一致，只是一旦計數(shù)開始，便無需軟件或硬件干涉，反復(fù)計數(shù)，不會停止。即 若TxCNT初值小于TxPR，則 TxCNT從初

15、值增計數(shù)至周期匹配，之后減計數(shù)至0產(chǎn)生下溢；然后再從0開始增計數(shù)至周期匹配，再減計數(shù)至0產(chǎn)生下溢；如此周而復(fù)始。 若TxCNT初值大于TxPR，則 TxCNT從初值增計數(shù)至FFFFh產(chǎn)生上溢，之后溢出到0；然后再從0開始增計數(shù)至周期匹配，再減計數(shù)至0產(chǎn)生下溢；如此周而復(fù)始。 若TxCNT初值等于TxPR，則直接開始減計數(shù)至0000h至下溢事件發(fā)生，然后再從0開始增計數(shù)至周期匹配，再減計數(shù)至0產(chǎn)生下溢；如此周而復(fù)始。 在該計數(shù)模式中，可以改變TxPR的值，但新值需到TxCNT為為0時才能裝載入其工作計數(shù)器中，從而生效。該過程參加圖示。 定時器周期為定時器周期為2（TxPR）個輸入時鐘周期）個輸入

16、時鐘周期。返回27連續(xù)增減計數(shù)模式下的工作過程連續(xù)增減計數(shù)模式下的工作過程返回Tenable增計數(shù)開始置周期匹配中斷標志置下溢中斷計數(shù)脈沖TxCNT3120周期匹配120下溢312周期匹配120下溢周期匹配1210下溢1210下溢TxPR=3定時器周期為236TxPR=2TxPR=3TxPR=2定時器周期為224周期匹配28通用定時器的比較操作通用定時器的比較操作 功能：實現(xiàn)脈寬調(diào)制，即產(chǎn)生周期不變而脈寬可變的信號 比較操作的實現(xiàn)原理 利用定時器中的比較寄存器TxCMP與TxCNT通過比較邏輯電路完成對脈寬得到控制，用比較輸出引腳TxPWM/TxCMP輸出波形。 相關(guān)控制位設(shè)計： TxCON的

17、bit1即TECMPR=1，允許開啟比較操作； GPTCONA/B的bit6即TCOMPOE=1，允許比較輸出引腳送出波形； 適當設(shè)置GPTCON的TxPIN1和TxPIN0，以便對比較輸出引腳的極性加以設(shè)置。 比較操作中的事件 上溢 下溢 周期匹配 比較匹配 比較操作的應(yīng)用返回次節(jié)首頁29比較輸出引腳比較輸出引腳TxPWM/TxCMP的極性設(shè)置的極性設(shè)置 GPTCON的TxPIN1和TxPIN000強制低 引腳極性為強制低，即意味著不管引腳上原來是何種狀態(tài)，比較匹配后統(tǒng)統(tǒng)變?yōu)榈碗娖?GPTCON的TxPIN1和TxPIN001低有效 引腳極性為低有效，即意味著若引腳上原來是高電平，則比較匹配

18、后變?yōu)榈碗娖剑蝗粼瓉硎堑碗娖剑瑒t比較匹配后保持不變 GPTCON的TxPIN1和TxPIN010高有效 引腳極性為高有效，即意味著若引腳上原來是低電平，則比較匹配后變?yōu)楦唠娖?；若原來是高電平，則比較匹配后保持不變 GPTCON的TxPIN1和TxPIN011強制高 引腳極性為強制高，即意味著不管引腳上原來是何種狀態(tài)，比較匹配后統(tǒng)統(tǒng)變?yōu)楦唠娖椒祷刂Ч?jié)首頁30比較匹配事件比較匹配事件一旦定時器的比較操作被開啟，TxCNT在進行增計數(shù)或減計數(shù)時， 其值不僅通過比較邏輯電路與TxPR相比較，還與TxCMP相比較，當（TxCNT）（TxCMP）時，便引發(fā)比較匹配事件。 相關(guān)操作出現(xiàn)比較匹配事件時完成如下

19、操作： 在匹配后的2個CPU時鐘，將中斷標志寄存器EVAIFRA、EVAIFRB和EVAIFRC中的相關(guān)比較中斷標志位TxCINT設(shè)置為1； 若GPTCON中的TxADC10=11，則在置位中斷標志的同時發(fā)出A/D轉(zhuǎn)換啟動信號； 若定時器不處于連續(xù)計數(shù)模式不處于連續(xù)計數(shù)模式，則匹配后的1個CPU周期后，引腳TxPWM/TxCMP上的電平將根據(jù)GPTCON中的TxPIN1和TxPIN0的設(shè)置發(fā)生跳變； 若定時器為處于連續(xù)計數(shù)模式處于連續(xù)計數(shù)模式，則在引腳TxPWM/TxCMP上送出連續(xù)波形； 若比較中斷未被屏蔽，且此時無更高的級別的中斷請求發(fā)生，則該中斷請求被送往CPU。返回支節(jié)首頁31比較操作

20、的應(yīng)用比較操作的應(yīng)用比較操作常應(yīng)用于電機控制中產(chǎn)生脈寬調(diào)制波形（PWM波形）。即充當對稱或非對稱波形發(fā)生器。 非對稱波形的發(fā)生 條件 TxCON的bit1即TECMPR=1，允許開啟比較操作； GPTCON的bit6即TCOMPOE=1，允許比較輸出引腳送出波形； 適當設(shè)置GPTCON的TxPIN1和TxPIN0，以便對比較輸出引腳的極性加以設(shè)置。假定為“高有效”； 定時器的計數(shù)模式為連續(xù)增連續(xù)增模式。 原理 輸出波形占空比 對稱波形的發(fā)生 條件 原理 輸出波形占空比返回支節(jié)首頁32非對稱波形發(fā)生器的原理非對稱波形發(fā)生器的原理假定定時器初值TxCNT TxCMPTxPR，則發(fā)生非對稱波形的過程

21、如下：TxCNT開始增計數(shù)，在TxCNT值增至與TxCMP值相等之前，引腳TxPWM/TxCMP輸出為低電平；在TxCNT值增至與TxCMP值相等時，發(fā)生比較匹配事件，引腳TxPWM/TxCMP輸出跳變?yōu)楦唠娖?；TxCNT繼續(xù)增計數(shù)，至其值與TxPR值相等時，發(fā)生周期匹配事件，同時引腳TxPWM/TxCMP輸出回復(fù)為低電平；若計數(shù)模式為連續(xù)增計數(shù)模式， TxCNT開始新一輪工作。周期匹配比較匹配TxCNTTxPWM/TxCMP0TxCMPTxPR，此時不可能出現(xiàn)比較匹配，占空比為0。11/TxPRT35對稱波形發(fā)生器的條件及其占空比對稱波形發(fā)生器的條件及其占空比 條件 TxCON的bit1即T

22、ECMP=1，允許開啟比較操作； GPTCON的bit6即TCOMPOE=1，允許比較輸出引腳送出波形； 適當設(shè)置GPTCON的TxPIN1和TxPIN0，以便對比較輸出引腳的極性加以設(shè)置。假定為“高有效”； 定時器的計數(shù)模式為連續(xù)增減模式。連續(xù)增減模式。返回36對稱波形發(fā)生器的原理對稱波形發(fā)生器的原理假定定時器計數(shù)器TxCNT初值 為0，且0TxCMPTxPR，則發(fā)生對稱波形的過程如下：TxCNT開始增計數(shù)，在其值增至與TxCMP值相等之前，引腳TxPWM/TxCMP輸出為低電平；在TxCNT值增至與TxCMP值相等時，發(fā)生比較匹配事件，引腳TxPWM/TxCMP輸出跳變?yōu)楦唠娖?；TxCNT

23、繼續(xù)增計數(shù)，至其值與TxPR值相等時，發(fā)生周期匹配事件，同時由于連續(xù)增減計數(shù)模式， TxCNT開始減計數(shù)，引腳TxPWM/TxCMP輸出仍為高電平；在TxCNT值減至再次與TxCMP值相等時，再次發(fā)生比較匹配事件，引腳TxPWM/TxCMP輸出跳變?yōu)榈碗娖剑辉赥xCNT值繼續(xù)減計數(shù)直至下溢事件發(fā)生，完成一個輸出信號周期，若計數(shù)模式為連續(xù)增計數(shù)模式， TxCNT開始新一輪工作。該過程參見圖示。返回37對稱波形發(fā)生器的原理圖對稱波形發(fā)生器的原理圖TxPWM/TxCMP0TxCMPTxPRTxCMP=0TxCMPTxPRTxCNT1423周期匹配比較匹配下溢返回 圖中情況1和2占空比按照公式計算，在

24、0 1之間； 情況3的占空比為100； 情況4的占空比為0。38TxPRTxCMPRTxCMPRTxPRTDOWNUP22/若TxCMPupTxCMPdown0，此時占空比為100%；若TxCMPupTxCMPdown0，此時占空比為0輸出波形占空比輸出波形占空比39通用定時器的同步通用定時器的同步 同步的功能所謂同步信號，是指具有相同頻率、不同相位的信號 同步的實現(xiàn) T2CON的T2SWT1位置1，使T1、T2共有一個啟?？刂莆?，即T1enable； T2CON的SELT1PR位置1，使T1、T2共有一個周期寄存器，即T1PR；（保證頻率相等） T1CNT、T2CNT的初值按照相位要求分別設(shè)

25、置。返回次節(jié)首頁40通用定時器的復(fù)位通用定時器的復(fù)位復(fù)位后定時器的相關(guān)寄存器發(fā)生如下變化 GPTCONA/B：計數(shù)方向狀態(tài)位都復(fù)位為1，其余位為0，即禁止所以定時器的操作； 所有定時器中斷標志位復(fù)位為0，中斷屏蔽位復(fù)位為0，即屏蔽所以定時器中斷請求； 比較輸出引腳TxPWM/TxCMP被置為高阻狀態(tài)。返回次節(jié)首頁41定時器的初始化編程定時器的初始化編程 定時器的初始化編程主要是設(shè)置其相關(guān)寄存器，如GPTCONA/B、TxCON 、TxCNT、TxPR和TxCMP等。 例：讀下列程序段LDP #232SPLK #006Ah，GPTCONASPLK #05，T1PRSPLK #03，T1CMPSP

26、LK #0FFFEh，T1CNTSPLK #9142h，T1CON返回次節(jié)首頁425.2.2 比較單元比較單元功能功能：與定時器的比較操作類似，獨立提供三組 PWM輸出波形。相關(guān)寄存器：相關(guān)寄存器： 事件管理器（EVA）中有3個全比較單元（比較單元1、2、和3），EVB 同樣有3個全比較單元（比較單元4、5、和6），每個比較單元都有兩個相關(guān)的PWM輸出。對于EVA對于EVB設(shè)置T1PR設(shè)置T3PR設(shè)置ACTRA設(shè)置ACTRB設(shè)置CMPRx設(shè)置CMPRx設(shè)置COMCONA設(shè)置COMCONB設(shè)置T1CON設(shè)置T3CON43比較單元結(jié)構(gòu)比較單元結(jié)構(gòu)TzPR(shadowed)Compare logi

27、cOutput logicCMPRx(shadowed)ACTRPWM電路PWMy/ PWMy+1TzCNT(shadowed)Output logic MUX 比較單元的比較操作模式由比較控制寄存器(COMCONx)和比較方式控制寄存器(ACTRx)決定.1. 比較操作是否被使能2. 比較輸出是否被使能3. 比較寄存器用它們的影子寄存器的植進行更新的條件4. 空間矢量PWM輸出模式是否被使能44SVRDIRD2D1D0CMP6ACT1015 14 13 12 1110 9 8 CMP5ACT10CMP4ACT10 CMP3ACT10CMP2ACT10 CMP1ACT1076 54 32 1

28、0比較控制寄存器比較控制寄存器COMCONA(7411h) 比較方式控制寄存器比較方式控制寄存器ACTRA(7413h)CENABLECLD1CLD0SVENABLEACTRLD1015 14 13 12 1110 9 FCOMPOE保留8 7 0PDPINTA STATUS45比較操作比較操作模式模式 設(shè)置時基定時器的計數(shù)模式 根據(jù)PWM波形的周期及占空比設(shè)置TzPR和TzCNT以及CMPRx的初值，之后啟動時基定時器； TzCNT按照設(shè)置的計數(shù)模式進行計數(shù)，同時比較單元不停地比較TzCNT的值和CMPRx的值，若相等，發(fā)生比較匹配事件； TzCNT繼續(xù)計數(shù)，直至周期匹配事件發(fā)生，出現(xiàn)的操作

29、與定時器計數(shù)操作中的周期匹配事件一致。 【注】【注】上述z取1或3，三個單比較單元共用一個通用定時器（T1或T3）作時基，以便同時在三個引腳上輸出三路同周期不同脈寬的PWM信號。 與定時器的比較操作相同，只是Tz的TxCMPR變成了CMPRx。即由借用TzPR控制輸出PWM信號的周期，由CMPRx控制脈沖寬度。46連續(xù)增計數(shù)模式下的單比較操作步驟120TxCNT計數(shù)脈沖3計數(shù)開始周期匹配置單比較匹配中斷標志置下溢中斷45單比較匹配PWMy/PWMy+1（高有效）返回47脈寬調(diào)制信號脈寬調(diào)制信號PWM與比較單元相關(guān)的PWM電路 參見P147(圖7.10):PWM電路結(jié)構(gòu)框圖非對稱PWM波形的產(chǎn)生

30、對稱PWM波形的產(chǎn)生48495.2.3 捕獲單元捕獲單元捕獲單元的作用是對外部引腳上的電平跳變加以檢測記錄。捕獲單元的作用是對外部引腳上的電平跳變加以檢測記錄。TMS320lF240X系列DSP芯片內(nèi)有3+3個捕獲單元。 (EVA:CAP1、CAP2、CAP3 EVB:CAP4、CAP5、CAP6) 結(jié)構(gòu) 相關(guān)寄存器 捕獲單元捕獲單元操作操作 準備工作準備工作：設(shè)置捕獲控制寄存器CAPCONx和捕獲FIFO狀態(tài)寄存器CAPFIFOx的相關(guān)位。 初始化CAPFIFOx，清空相關(guān)狀態(tài)位； 設(shè)置時基定時器的TxCON選擇適當計數(shù)模式； 根據(jù)需要設(shè)置相關(guān)TxPR和TxCMPR的初值； 設(shè)置CAPCON

31、x。50 捕獲操作捕獲操作 捕獲單元時基的選擇 捕獲單元的設(shè)置 初始化捕獲控制寄存器CAPCONx 清除捕獲狀態(tài)獲寄存器CAPFIFOx的狀態(tài)位 捕獲單元的FIFO堆棧 讀取捕獲狀態(tài)獲寄存器CAPFIFOx的狀態(tài) 捕獲單元的中斷返回本節(jié)首頁51捕獲單元結(jié)構(gòu)圖捕獲單元結(jié)構(gòu)圖T1CNT(shadowed)T2CNT(shadowed)2-level FIFO RSstacksMUX ENEdge detect RSCAP1,2,3CAPCON9102CAPCON1214488CAPFIFOA1315CAPCONA15CAPCON276CAPCON8ADC startCAPFIFO(815) CAP

32、FIFO(07)Cap FIFO Satus register返回次節(jié)首頁52 相關(guān)寄存器相關(guān)寄存器 捕獲控制寄存器CAPCONA（7420h）CAPRESCAPQEPNCAP3EN保留CAP34TSEL15 14 13 12 11 10 9 8 CAP12TSELCAP3TOADCCAP1EDGECAP2EDGECAP3EDGE保留76 5 4 32 10返回次節(jié)首頁保留CAP3FIFOCAP2FIFOCAP1FIFO1514 1312 1110 9 8 70 保留捕獲狀態(tài)寄存器CAPFIFOA（7422h）535.2.4 正交編碼脈沖正交編碼脈沖(QEP)電路電路 功能功能 正交編碼脈沖電

33、路可以編碼和計數(shù)引腳CAP1/QEP1和CAP2/QEP2（EVA）上的正交解碼輸入脈沖。 結(jié)構(gòu) 工作原理工作原理 操作要點操作要點 時基選擇 T2 T4 計數(shù)模式：只能為定向增定向增/減減計數(shù)模式 啟動QEP電路： 設(shè)置T2CNT和T4CNT的相關(guān)位； 設(shè)置TxPR，TxCMPR和TxCNT初值。 設(shè)置CAPCONx相關(guān)位；啟動QEP電路。 返回本節(jié)首頁54 正交編碼脈沖電路結(jié)構(gòu)圖MUXMUX ENDecoder logic2CLKDIR2GPT2CLOCKGPT2dirTMRDIROther clock sourceT2CON4，5CAPCON1413CAP1/QEP1CAP2/QEP2正

34、交編碼脈沖電路檢測原理55565.3 中斷管理系統(tǒng)中斷管理系統(tǒng) DSP系統(tǒng)的中斷系統(tǒng)結(jié)構(gòu)系統(tǒng)的中斷系統(tǒng)結(jié)構(gòu) 中斷源結(jié)構(gòu)圖 DSP內(nèi)核中斷源 事件管理模塊中斷源 系統(tǒng)模塊中斷源 中斷管理系統(tǒng)的優(yōu)先級控制中斷管理系統(tǒng)的優(yōu)先級控制 中斷源優(yōu)先級別 CPU對優(yōu)先級的管理與響應(yīng)返回本章首頁57一、中斷源結(jié)構(gòu)圖一、中斷源結(jié)構(gòu)圖RS DSP內(nèi)核中斷 INT6 INT5 INT1 NMI INT4 INT3 INT2 INT6 INT5 INT1 NMI系統(tǒng)模塊中斷IRQ6 IACK6 IRQ5 IACK5 IRQ1 IACK1 IRQ-NMI IACK-NMIINTC INTB INTAEV中斷IRQC I

35、ACKC IRQB IACKB IRQC IACKCADCINTXINT1XINT2XINT3SPINTXINT2XINT1RXINTTXINTRXINTSPINTXINT3TXINTRTINTNMICAP1TUFINT2CMP1PDINTTCINT2TPINT2CAP2TDFINT2CAP4CAP3TPINT3SCMP2SCMP1CMP3CMP2SCMP3TCINT3ITUFINT3TCINT1TDFINT3TPINT1TUFINT1TDFINT1返回本節(jié)首頁58中斷管理外設(shè)擴展圖中斷管理外設(shè)擴展圖59二、二、DSP內(nèi)核中斷源內(nèi)核中斷源 DSP內(nèi)核中斷直接受CPU管理，即CPU在ROM區(qū)中為

36、每個DSP內(nèi)核中斷分配一個向量地址。一旦有中斷出現(xiàn)，CPU便自動將當前PC值加1后加入堆棧，然后將對應(yīng)的向量地址送入PC，轉(zhuǎn)而到指定地址去尋找中斷服務(wù)程序。 DSP的內(nèi)核中斷源分為兩種： 軟件中斷軟件中斷 INTR k（k0，1，2，31）：指令I(lǐng)NTR k中斷，對應(yīng)的中斷服務(wù)程序入口分別為0000h，0002h，0004h，003Eh。 NMI：不可屏蔽中斷指令NMI的中斷，入口地址為0024h。 TRAP：陷阱中斷指令TRAP，入口地址0022h。 硬件中斷硬件中斷 RS中斷中斷：復(fù)位中斷，服務(wù)程序入口為0000h。 外部外部NMI引腳中斷引腳中斷：外部不可屏蔽中斷，入口地址0024h。

37、INTx中斷中斷（x1，2，6）：可屏蔽硬件中斷，入口地址分別為0002h，0004h，0006h，0008h，000Ah和000Ch。60 關(guān)于可屏蔽硬件中斷關(guān)于可屏蔽硬件中斷INTx （x1，2，6） 這6個INTx中斷都掛接有一組中斷源，參見中斷源結(jié)構(gòu)圖。 如INT1下掛接的同組中斷源有XINT1、XINT2、XINT3、SPIINT、TXINT、RXINT及RTINT共7個。它們中的任意一個發(fā)出中斷請求，只要對應(yīng)的中斷屏蔽位未被屏蔽，則響應(yīng)后都轉(zhuǎn)至INT1對應(yīng)的中斷入口0020h中。 此時，CPU必須能區(qū)分發(fā)出中斷的具體中斷源是7個下層中斷源中的哪一個。區(qū)分方法有如下兩種： 在INT1

38、的中斷服務(wù)程序中去讀各下層中斷源的中斷標志位，借用判斷具體中斷源； 利用預(yù)先給同組的每個下層中斷源分配的偏移向量地址，參見教材P108表3.42第五欄。當某個中斷源發(fā)出中斷請求時，會將此偏移向量送入一個專用向量寄存器中（如INT1的專用向量寄存器為SYSIVR），當CPU響應(yīng)中斷進入INT1的中斷服務(wù)程序（入口為0020h）中，先將專用向量寄存器的值取出來，計算真正的中斷服務(wù)程序入口地址。返回本節(jié)首頁61三、事件管理模塊中斷源三、事件管理模塊中斷源 EV模塊的中斷源共有23個，分作INTA、INTB和INTC三組，分別掛接至內(nèi)核中斷的INT2、INT3和INT4上。 INTA： 掛接在INT2

39、上。包括比較單元的6個中斷源和T1的4個中斷源以及1個電源保護中斷源，其向量寄存器為EVIVRA。各中斷源偏移量參見表。 INTB： 掛接在INT3上。包括T2和T3的8個中斷源,向量寄存器為EVIVRB。 INTC： 掛接在INT4上。包括捕獲單元的4個中斷源，向量寄存器為EVIVRC。返回本節(jié)首頁62四、系統(tǒng)模塊中斷源四、系統(tǒng)模塊中斷源包括RTI中斷、A/D中斷、SPI中斷、SCITX中斷、SCIRX中斷、外部可屏蔽中斷引腳XINT1、XINT2和XINT3的中斷、以及外部不可屏蔽中斷引腳NMI中斷共9個中斷源。由于XINT13、SPI中斷、SCITX和SCIRX都有高低優(yōu)先級別之分，故總

40、共可分7組：NMI、INT1INT6。其中INT2、INT3和INT4保留未用。實際上使用的只有4組。INT1 包括RTI中斷、高優(yōu)先級的XINT13中斷、高優(yōu)先級SPI、SCIRX和SCITX中斷。掛接在內(nèi)核中斷的INT1口上。入口地址0002h。INT5 包括低優(yōu)先級SPI、SCIRX和SCITX中斷。掛接在內(nèi)核中斷的INT5口上。入口地址000Ah。INT6 包括A/D中斷和3個低優(yōu)先級的XINT13中斷，掛接在內(nèi)核中斷INT6口上。入口地址000Ch。NMI 專門由外部不可屏蔽中斷引腳NMI中斷使用。掛接在內(nèi)核中斷的NMI口上，與軟件NMI共用一個入口地址0024h。所有系統(tǒng)模塊中斷源

41、共用偏移向量共用偏移向量SYSIVR。返回本節(jié)首頁63五、中斷源優(yōu)先級別五、中斷源優(yōu)先級別 CPU內(nèi)核中斷的優(yōu)先級內(nèi)核中斷的優(yōu)先級 由高到低：RS 軟件NMI INT1 INT2 INT3 INT4 INT5 INT6 TRAP 其它中斷源優(yōu)先級其它中斷源優(yōu)先級 參見中斷源結(jié)構(gòu)圖。從上至下優(yōu)先級越來越低。返回本節(jié)首頁64六、六、CPU對優(yōu)先級的管理與響應(yīng)對優(yōu)先級的管理與響應(yīng) CPU對優(yōu)先級的管理主要依靠片內(nèi)的中斷屏蔽寄存器IMR、中斷標志寄存器IFR以及仲裁邏輯電路實現(xiàn)。 中斷屏蔽寄存器IMR 中斷標志寄存器IFR 仲裁邏輯返回本節(jié)首頁65中中斷斷管管理理系系統(tǒng)統(tǒng)結(jié)結(jié)構(gòu)構(gòu)圖圖6667C2XXD

42、SP中斷操作流程中斷操作流程C2XXDSP的所有中斷按圖所示流程執(zhí)行 68中斷編程中斷編程1.中斷初始化編程2.中斷服務(wù)程序u查詢中斷標志,轉(zhuǎn)移u根據(jù)中斷偏移量(中斷向量寄存器),轉(zhuǎn)移3.中斷嵌套6970717273745.4 數(shù)字數(shù)字I/O端口端口是是DSP芯片與外界交換信息的通道。芯片與外界交換信息的通道。主要特性主要特性1. TMS320LF2407系列有系列有41個個I/O引腳2. I/O引腳分為2類：通用雙向I/O和復(fù)用和復(fù)用I/O3. 寄存器分類：復(fù)用控制寄存器（寄存器分類：復(fù)用控制寄存器（MCRx）、數(shù)據(jù)和方）、數(shù)據(jù)和方向控制寄存器（向控制寄存器（PxDATDIR） 復(fù)用的雙向I

43、/O引腳，這些引腳分為A、B、C 3組，與比較單元、捕獲單元、 SCI、SPI、 A/DC 等模塊的功能引腳復(fù)用，需要由控制寄存器進行切換。7576777879 控制寄存器控制寄存器： MCRA、MCRB、MCRC 數(shù)據(jù)方向寄存器數(shù)據(jù)方向寄存器： PADATDIR、PBDATDIR、PCDATDIR PDDATDIR、PEDATDIR、PFDATDIR80舉例舉例81操作操作：I/O的數(shù)據(jù)輸入和輸出是通過讀寫對應(yīng)數(shù)據(jù)方向寄存器來實現(xiàn)的，數(shù)據(jù)在對應(yīng)寄存器的數(shù)據(jù)位IOPxn(xA，B，C，D，E，F(xiàn)；n07)中。舉例舉例825.5 模模/數(shù)轉(zhuǎn)換模塊數(shù)轉(zhuǎn)換模塊返回本章首頁S/HS/H10位A/D轉(zhuǎn)換

44、器（1）10位A/D轉(zhuǎn)換器（2）結(jié)果寄存器（1）結(jié)果寄存器（2）控制邏輯參考電壓電源電壓時鐘分頻器控制寄存器8/1 MUX8/1 MUXADC0ADC1.ADC7ADC8ADC9.ADC15VREFHI VREFLOVSSAVCCAVREFInternal StartExternal Start內(nèi)部總線u24X系列系列ADC結(jié)構(gòu)框圖結(jié)構(gòu)框圖83一、一、 TMS320LF2407的模數(shù)轉(zhuǎn)換模塊的模數(shù)轉(zhuǎn)換模塊ADC的主要特性的主要特性1. 內(nèi)置采樣和保持電路(S/H)及10位模數(shù)轉(zhuǎn)換模塊2. 16個模擬輸入通道(ADCIN0ADCIN15)3. 自動的排序能力4. 2個獨立的8轉(zhuǎn)換通道的排序器(S

45、EQ1、SEQ2)，4個排序控制器（CHSELSEQ1CHSELSEQ4），16個可單獨訪問的結(jié)果寄存器（RESULT0RESULT15）5. 多個觸發(fā)源可以啟動AD轉(zhuǎn)換 軟件：SOC SEQnEVAEVB外部：ADCSOC6. 靈活的中斷控制847. 排序器可工作在啟動/停止模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換8. EVA和EVB可獨立觸發(fā)SEQ1和SEQ29. 內(nèi)置校驗?zāi)Ｊ?0. 內(nèi)置自測試模式85二、自動排序器的工作原理二、自動排序器的工作原理1.雙排序結(jié)構(gòu)2.級連排序結(jié)構(gòu)3.自動排序器的工作模式啟動/停止模式連續(xù)模式4.在排序轉(zhuǎn)換時的中斷操作861.雙排序結(jié)構(gòu)雙排序結(jié)構(gòu)872.級連

46、排序結(jié)構(gòu)級連排序結(jié)構(gòu)88u雙排序方式和單排序方式比較特征參數(shù)單8通道排序器（SEQ1）單8通道排序器（SEQ2）16通道級連排序器（SEQ）觸發(fā)方式EVA、軟件、外部引腳EVB、軟件EVA、EVB軟件、外部引腳排序器長度8816自動停止是是是觸發(fā)優(yōu)先權(quán)高低不適用結(jié)果寄存器07815015排序控制器位分配（CHSELSEQn ）CONV00CONV07 CONV08CONV15 CONV00CONV15893.自動排序器的工作模式自動排序器的工作模式u啟動/停止模式:在時間上可單獨和多個啟動信號觸發(fā)源同步例:排序器工作在啟動/停止模式.要求觸發(fā)源1(定時器1下溢)啟動3個自動轉(zhuǎn)換(I1、I2、I

47、3),觸發(fā)源(定時器周期)啟動3個自動轉(zhuǎn)換(V1、V2、V3),觸發(fā)源1和觸發(fā)源2在時間上是分開的，即間隔25s。90Bits1512Bits118Bits74Bits3070A3hV1I3I2I1CHSELSEQ170A4hV3V2CHSELSEQ270A5hCHSELSEQ370A6hCHSELSEQ4排序控制寄存器的設(shè)置91緩沖寄存器ADC結(jié)果緩沖區(qū)結(jié)果寄存器0（RESULT0）I1結(jié)果寄存器1（RESULT1）I2結(jié)果寄存器2（RESULT2）I3結(jié)果寄存器3（RESULT3）V1結(jié)果寄存器4（RESULT4）V2結(jié)果寄存器5（RESULT5）V3結(jié)果寄存器6（RESULT6）結(jié)果寄存

48、器15（RESULT15）轉(zhuǎn)換結(jié)果u啟動/停止模式：SEQ1/SEQ2在一次排序過程中可對多達8個的任意通道進行排序轉(zhuǎn)換，相應(yīng)的結(jié)果寄存器為RESULT07和RESULE81592三、三、ADC時鐘定標時鐘定標9394四、四、ADC校準模式校準模式95五、五、ADC模塊的相關(guān)寄存器模塊的相關(guān)寄存器uADCTRL1:ADC控制寄存器控制寄存器1uADCTRL2:ADC控制寄存器控制寄存器2uMAXCONV:最大轉(zhuǎn)換通道數(shù)寄存器最大轉(zhuǎn)換通道數(shù)寄存器uCHSELSEQ1:通道選擇排序寄存器通道選擇排序寄存器1uCHSELSEQ2:通道選擇排序寄存器通道選擇排序寄存器2uCHSELSEQ3:通道選擇排

49、序寄存器通道選擇排序寄存器3uCHSELSEQ4:通道選擇排序寄存器通道選擇排序寄存器4uAUTO_SEQ_SR:自動排序狀態(tài)寄存器自動排序狀態(tài)寄存器uCALIBRATION:較準結(jié)果寄存器較準結(jié)果寄存器uRESULT015:轉(zhuǎn)換結(jié)果寄存器轉(zhuǎn)換結(jié)果寄存器u六、應(yīng)用舉例六、應(yīng)用舉例96uADCTRL1（70A0h）模數(shù)轉(zhuǎn)換控制寄存器1 主要控制A/D轉(zhuǎn)換的啟停、轉(zhuǎn)換模式、中斷及通道選擇等。uADCTRL2（70A1h）模數(shù)轉(zhuǎn)換控制寄存器2 主要控制A/D轉(zhuǎn)換的時鐘分頻系數(shù)、啟動權(quán)限分配，并擔(dān)當結(jié)果寄存器的狀態(tài)標志。返回本節(jié)首頁975.6 SCI串行通信接口模塊串行通信接口模塊串行通信分類串行通信

50、分類 按信息傳輸方向 單工 半雙工 全雙工 按通信方式 同步 異步實現(xiàn)串行通信的保證措施實現(xiàn)串行通信的保證措施 時鐘 串行通信協(xié)議 差錯檢測及處理 標準的串行通信接口一、定義一、定義： 數(shù)據(jù)在一根傳輸線上由低位到高位按位傳輸?shù)耐ㄐ欧绞?。二、二、DSP芯片中的串行通信模塊芯片中的串行通信模塊SCI SCI結(jié)構(gòu)結(jié)構(gòu)9899主要構(gòu)成主要構(gòu)成DSP芯片中這個SCI模塊是一個標準的通用異步接收/發(fā)送通信接口，可實現(xiàn)全雙工或半雙工傳輸模式。該串行通信接口是專門針對8位外設(shè)而配置的，故相關(guān)的寄存器都只定義了低8位，高8位保留。 發(fā)送部分發(fā)送部分 包括一個發(fā)送器和主要的數(shù)據(jù)寄存器 SCITXBUF（7059h

51、）發(fā)送數(shù)據(jù)緩沖寄存器 TXSHF 發(fā)送移位寄存器 SCITXD 發(fā)送數(shù)據(jù)引腳 發(fā)送狀態(tài)位在控制寄存器SCICTL2中 接收部分接收部分 包括1個接收器及其相關(guān)數(shù)據(jù)寄存器 RXSHF 接收移位寄存器 SCIRXST（7055h）接收數(shù)據(jù)狀態(tài)寄存器 SCIRXBUF（7057h）接收數(shù)據(jù)緩沖寄存器 SCIRXEMU（7056h）仿真數(shù)據(jù)接收緩沖寄存器 SCIRXD 串行數(shù)據(jù)接收引腳100 一個一個16位可編程的波特率發(fā)生器位可編程的波特率發(fā)生器 由兩個8位寄存器SCIHBAUD（7052h）和SCILBAUD（7053h）構(gòu)成。 其它控制寄存器和狀態(tài)寄存器其它控制寄存器和狀態(tài)寄存器 共有個相關(guān)控制

52、的寄存器 SCICCR（7050h） 8位SCI通信控制寄存器 SCICTL1（7051h） 8位SCI控制寄存器1 SCICTL2（7054h） 8位SCI控制寄存器2 SCIRXST（7055h） SCI接收狀態(tài)寄存器 SCIPRI（705Fh） SCI優(yōu)先級控制寄存器返回本節(jié)首頁101三、三、SCI模塊的主要特性模塊的主要特性1. 數(shù)據(jù)格式2. 4種錯誤檢測標志位3. 2種喚醒多處理器方式4. 雙緩沖的接受和發(fā)送功能5. 發(fā)送和接受的操作可利用狀態(tài)標志位通過中斷驅(qū)動或查詢算法完成6. 發(fā)送和接受的中斷位可以獨立使能7. 有10個相關(guān)的控制寄存器102四、應(yīng)用四、應(yīng)用 點點通信 點多點通信

53、（多機通信） 原理原理：一臺主機要與多臺從機交換信息，故需區(qū)分主機發(fā)出的信息是送往哪個從機的，或主機接收到的信息來自哪個從機。因此，多機通信的信息幀中除了數(shù)據(jù)位和控制位外，還需包含地址位地址位。對數(shù)據(jù)的接收方RXD而言，必須能區(qū)分出數(shù)據(jù)幀中的地址信息。 空閑線方式空閑線方式：在地址信息之前，加入10個空閑位狀態(tài)，則RXD可通過測得的空閑位長短區(qū)分地址和數(shù)據(jù)。 地址位方式地址位方式：在數(shù)據(jù)幀中增加一位，令其做數(shù)據(jù)、地址的標志位，為1則該幀為地址幀，為0則該幀為數(shù)據(jù)幀。103SCI通信模式的信號時序通信模式的信號時序(典型串行通信接口數(shù)據(jù)幀格式)信號發(fā)送時序104信號接受時序105168)1(SY

54、SCLKBRRSYSCLK串行通信波特率0655351BRRBRR五、波特率的計算五、波特率的計算例例：已知系統(tǒng)的時鐘頻率SYSCLK=24MHz，若要用波特率為9600bps進行RS-232同信，確定波特率選擇寄存器的值BRR根據(jù)計算公式：根據(jù)計算公式： BRR=24106/（96 8）-1=312.5-1=311.5138H 所以波特率選擇寄存器設(shè)置為SCIHBAUD=01H， SCILBAUD=38H 106六、六、SCI操作操作單機通信單機通信 初始化SCICCR設(shè)置數(shù)據(jù)格式； 初始化SCIHBAUD和SCILBAUD以選擇合適的SCICLK，以確定波特率確定波特率； 初始化SCICT

55、L1和SCICTL2，設(shè)置相關(guān)的中斷允許、使能位； 發(fā)送方寫數(shù)據(jù)到SCITXBUF，啟動發(fā)送，SCI模塊自動完成數(shù)據(jù)的起始位、停止位、校驗位添加及移位輸出工作，發(fā)送結(jié)束，置位相應(yīng)的中斷標志位； 接收方檢測到引腳SCIRXD上出現(xiàn)負跳變，則啟動接收，SCI模塊自動分離添加位，將數(shù)據(jù)存入SCIRXBUF供CPU讀取，同時置相應(yīng)的中斷及其它標志位。107多機通信多機通信 空閑線方式空閑線方式 收發(fā)雙方都置SLEEP=1，使接收功能處于睡眠狀態(tài)； 發(fā)送方發(fā)送方在每幀開始時將TXWAKE置1，準備發(fā)送；接收方接收方將RXWAKE置1，準備接收地址； 發(fā)送方發(fā)送方向SCITXBUF任意寫入1個數(shù)以便在發(fā)送

56、引腳SCITX上產(chǎn)生11個空閑狀態(tài)位，之后在向SCITXBUF寫入地址； 各從機各從機根據(jù)接收到的地址辨別是否主機在和自己通信，若地址和自己的一致，則接收從機自動清SLEEP為0，使能接收； 發(fā)送方發(fā)送方送出地址后，清TXWAKE為0，然后向SCITXBUF寫入待發(fā)送數(shù)據(jù)，供接收方接收； 接收方接收方收完數(shù)據(jù)后將SLEEP置1，以備下次傳輸。 地址位方式地址位方式 同樣收發(fā)雙方先將SLEEP置1，使接收功能睡眠； 發(fā)送方發(fā)送方將TXWAKE置1，寫地址入SCITXBUF中，供各從機辨別，接收從機接收從機自動清SLEEP為0，準備接收； 發(fā)送方發(fā)送方清TXWAKE 為0，寫數(shù)據(jù)入SCITXBUF

57、。返回本節(jié)首頁108109串行通信接口應(yīng)用舉例串行通信接口應(yīng)用舉例1105.7 SPI串行外設(shè)接口模塊串行外設(shè)接口模塊一、一、SPI與與SCI的異同的異同 SPI和SCI都是串行總線接口，都可實現(xiàn)DSP芯片與外部設(shè)備間的信息交換，兩者的區(qū)別在于采用的串行通信方式不同。 SCI采用的是串行異步通信方式。 SPI采用的是串行同步通信方式。 SCI和SPI采用的通信協(xié)議通信協(xié)議都是鏈路層協(xié)議，不同的是SCI用的是面向字符的等待式協(xié)議（一種異步通信協(xié)議），而SPI用的是面向字符的同步通信協(xié)議。二、串行外設(shè)接口模塊的結(jié)構(gòu)二、串行外設(shè)接口模塊的結(jié)構(gòu)111SPI結(jié)構(gòu)圖結(jié)構(gòu)圖112三、三、SPI模塊的主要特性

58、模塊的主要特性4個外部引腳 SPISIMO：SPI模塊的從動輸入/主動輸出引腳 SPISOMI：SPI模塊的從動輸出/主動輸入引腳 SPICLK：SPI時鐘信號引腳 SPISTE：SPI選通信號引腳2種工作方式波特率：125種可編程的波特率,可高達7.5Mbps數(shù)據(jù)字長可變：116位4種時鐘方案同時接受和發(fā)送操作接受和發(fā)送操作可通過中斷或查詢方式完成9個SPI模塊相關(guān)寄存器113SPI接口的連接方式接口的連接方式工作原理 ： 1。主動方式 2。 從動方式數(shù)據(jù)格式114數(shù)據(jù)類寄存器SPIDAT （7049h） ：SPI發(fā)送數(shù)據(jù)寄存器充當發(fā)送/接收的移位寄存器SPIRXBUF (7047h） ：S

59、PI串行輸入緩沖寄存器保存接收到的數(shù)據(jù)供CPU讀取SPITXBUF （7047h） ：SPI串行發(fā)送緩沖寄存器SPIRXEMU （7046h） ：SPI仿真接收寄存器功能與SPIBUF相似，只是讀取SPIEMU值時，不會影響相關(guān)標志位，一般在仿真調(diào)試中使用?？刂祁惣拇嫫鱏PICCR （7040h） ：SPI配置控制寄存器SPICTL （7041h） ：SPI操作控制寄存器SPISTS （7042h） ：SPI狀態(tài)寄存器SPIBRR （7044h） ：SPI波特率寄存器SPIPRI （704Fh） ：SPI優(yōu)先級寄存器115四、四、SPI波特率設(shè)置和時鐘方式波特率設(shè)置和時鐘方式41SYSCLKS

60、PIBRRSYSCLK波特率SPI001273SPIBRRSPIBRR 波特率計算波特率計算 波特率設(shè)置：波特率設(shè)置：SPIBRR=（SYSCLK/SPI波特率）波特率）-1 SPI時鐘方式選擇及相應(yīng)時序時鐘方式選擇及相應(yīng)時序SPICLK方式時鐘極性(SPICTL.6)時鐘相位(SPICTL.3)無延時上升沿00有延時上升沿01無延時下降沿10有延時上升沿11116SPI接口時序圖接口時序圖117舉例舉例: SPI 數(shù)據(jù)傳送時序數(shù)據(jù)傳送時序(傳送傳送5位數(shù)據(jù)位數(shù)據(jù))118u A.從處理器將0D0H寫入SPIDAT,等待主處理器移出數(shù)據(jù)u B.主處理器將從處理器的SPISTE信號置低有效u C.