第一章 EDA概述

1、1數(shù)字系統(tǒng)EDA 技術任課教師：任課教師： 顧慶水顧慶水聯(lián)系地點：清水河校區(qū)科B534電 話mail: 課件下載： 網絡學堂-電子工程學院2本課程安排：本課程安排： 學時：48學時（課堂教學24學時，上機實驗24學時）課堂教學內容：課堂教學內容： 第一章、EDA技術與PLD概述(2) 第二章、大規(guī)?？删幊踢壿嬈骷?） 第三章、硬件描述語言VHDL(10) 第四章、實驗開發(fā)平臺及工具軟件介紹（4） 第五章、NIOS 的介紹（2） 第六章、VHDL設計應用實例（4） 教學目的：教學目的： 了解一類器件，掌握一門設計語言，熟悉一種設計工具?？己朔绞剑嚎己朔绞剑浩綍r（10%

2、）+實驗（30%）+期末（60%）3實驗教學內容及要求：實驗教學內容及要求： 分6次共24學時。 實驗一：十進制計數(shù)器設計與仿真（1次）; 實驗二：DE2-115開發(fā)板接口應用（1次） 實驗三：處理器核心電路的設計與驗證（2次）； 實驗四：NIos 的創(chuàng)建和應用（2次）； 掌握 EDA開發(fā)系統(tǒng) Quartus II，從簡單的電路設計入手，到最后能夠設計比較復雜的電子系統(tǒng)。培養(yǎng)利用EDA技術設計電路系統(tǒng)的實際動手能力。實驗教學目的：實驗教學目的： 了解一類可編程邏輯器件，掌握一門硬件描述 語言，熟悉使用一種EDA設計工具，設計自己的芯片。4實驗開發(fā)板實驗開發(fā)板Altera DE2-115Alte

3、ra DE2-115： 5教材及參考資料教材及參考資料教材：教材： EDA技術及應用譚會生、張昌凡 編著 西安電子科技大學出版社參考資料：參考資料： CPLD技術及其應用宋萬杰 等編著 西安電子科大出版社出版 VHDL硬件描述語言與數(shù)字邏輯電路設計 侯伯亨 顧新 等編著 西安電子科技大學出版社 CPLD/FPGA的開發(fā)和應用徐光輝 等編著 電子工業(yè)出版社出版 6EDA技術的相關網址： www.eda- 7 第一章第一章 EDAEDA技術概述技術概述1.1 EDA1.1 EDA技術及其發(fā)展技術及其發(fā)展 一、什么是一、什么是EDAEDA？ Electronic Design Automation

4、即電子設計自動化。二、二、EDAEDA技術發(fā)展的三個階段：技術發(fā)展的三個階段：1、早期電子CAD階段 20世紀70年代，屬EDA技術發(fā)展初期。利用計算機、二維圖形編輯與分析的CAD工具，完成布圖布線等高度重復性的繁雜工作。 典型設計軟件如Tango布線軟件。8 20世紀80年代初，出現(xiàn)了低密度的可編程邏輯器件（PAL_Programmable Array Logic 和GAL_Generic Array Logic），相應的EDA開發(fā)工具主要解決電路設計沒有完成之前的功能檢測等問題。 80年代后期，EDA工具已經可以進行初級的設計描述、綜合、優(yōu)化和設計結果驗證。 2 2、計算機輔助工程設計、計

5、算機輔助工程設計CAECAE階段階段9 20世紀90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言(VHDL、Verilog HDL)及高性能綜合工具的使用，使過去單功能電子產品開發(fā)轉向系統(tǒng)級電子產品開發(fā)（即SOC_ System On a Chip：單片系統(tǒng)、或片上系統(tǒng)集成）。 開始實現(xiàn)“概念驅動工程”（Concept Driver Engineering, CDE ）的夢想。 3 3、電子設計自動化、電子設計自動化(EDA)(EDA)階段階段10三、三、EDAEDA的廣義定義范圍包括：的廣義定義范圍包括：1、半導體工藝設計自動化；2、可編程器

6、件設計自動化；3、電子系統(tǒng)設計自動化；4、印刷電路板設計自動化；5、仿真與測試、故障診斷自動化；6、形式驗證自動化。 以上各部分統(tǒng)稱為EDA工程11 以大規(guī)?？删幊踢壿嬈骷笠?guī)?？删幊踢壿嬈骷樵O計載體，以硬件硬件描述語言描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊唐骷拈_發(fā)軟件開發(fā)軟件及實驗開發(fā)系統(tǒng)實驗開發(fā)系統(tǒng)為設計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或專用集成芯片的一門多學科融合的新技術。 四、四、EDAEDA技術

7、的技術的狹義定義：狹義定義：1213 一、傳統(tǒng)設計方法：傳統(tǒng)設計方法：自下而上（Bottom - up)的 設計方法，是以固定功能元件為基礎，基于電 路板的設計方法。固定功能元件電路板設計完整系統(tǒng)構成系統(tǒng)調試、測試與性能分析系統(tǒng)功能需求1.2 1.2 傳統(tǒng)設計方法和傳統(tǒng)設計方法和 EDAEDA方法的區(qū)別：方法的區(qū)別：輸入輸出14 1. 設計依賴于設計師的經驗。 2. 設計依賴于現(xiàn)有的通用元器件。 3. 設計后期的仿真不易實現(xiàn)和調試復雜。 4. 自下而上設計思想的局限。 5. 設計實現(xiàn)周期長，靈活性差，耗時 耗力，效率低下。 傳統(tǒng)設計方法的缺點：傳統(tǒng)設計方法的缺點：15 二、二、 EDAEDA方

8、法方法：自上而下（Top - Down)的設計方法。其方案驗證與設計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由 EDA工具一體化完成。設計思想不同： 自上而下（Top - Down)的設計方法。 自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進一步分解為更小的子系統(tǒng)和?？?，層層分解，直至整個系統(tǒng)中各個子系統(tǒng)關系合理，并便于邏輯電路級的設計和實現(xiàn)為止。 自上而下設計中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標。16系統(tǒng)規(guī)格設計功能級描述功能級仿真邏輯綜合、優(yōu)化、布局布線定時仿真、定時檢查輸出門級網表ASIC芯片投片、PLD器件編程、測試ASIC:Ap

9、plication Specific Integrated Circuits, PLD: Programmable Logic Devices17三、傳統(tǒng)方法與三、傳統(tǒng)方法與EDAEDA方法比較：方法比較： 傳統(tǒng)方法1.從下至上2.通用的邏輯元、器件3.系統(tǒng)硬件設計的后期 進行仿真和調試4.主要設計文件是電原 理圖 EDA方法1.自上至下2.可編程邏輯器件3.系統(tǒng)設計的早期進行仿 真和修改4.多種設計文件，發(fā)展趨 勢以 HDL描述文件為主5.降低硬件電路設計難度 EDA技術極大地降低硬件電路設計難度，提高設計效率，是電子系統(tǒng)設計方法的質的飛躍。181.3 EDA1.3 EDA技術的主要內容技術

10、的主要內容實現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷?（PLD:Programmable Logic Device）描述方式：硬件描述語言 （HDL:Hardware descripation Lauguage) VHDL、Verlog HDL等設計工具：開發(fā)軟件、開發(fā)系統(tǒng)硬件驗證：實驗開發(fā)系統(tǒng)19 FPGA：Field Programmable Gates Array CPLD：Complex Programmable Logic Device 主流公司：Xilinx、Altera、Lattice、Actel FPGA/CPLD 顯著優(yōu)點： 開發(fā)周期短、投資風險小、產品上市速 度快、市場適應能力強、硬件

11、修改升級方便。一、一、 大規(guī)模可編程邏輯器件大規(guī)?？删幊踢壿嬈骷?0 三類器件的主要性能指標比較 ASIC：Application Specific Integrated Circuits指 標PLDASIC分離式邏輯速 度很好很好差集成度很好很好差價 格很好很好差開發(fā)時間很好差較好樣品及仿真時間很好差差制造時間很好差較好使用的難易成度很好差較好庫存風險很好差較好開發(fā)工具的支持很好很好差21 VHDL：IEEE標準，系統(tǒng)級抽象描述能力較強。 Verilog HDL: IEEE標準，門級開關電路描述能力 較強。 ABEL: 系統(tǒng)級抽象描述能力差，適合于門級 電路描述。二、二、 硬件描述語言硬件描

12、述語言 （HDL_Hardware Description Language）22EDA開發(fā)工具分為： 集成化的開發(fā)系統(tǒng): 特定功能的開發(fā)軟件：綜合軟件 仿真軟件三、軟件開發(fā)工具三、軟件開發(fā)工具23Altera 公司：Quartus、Maxplus系列Xilinx 公司：ISE、Foundation、 Aillance系列Lattice公司：ispDesignEXPERT 系列Actel公司： Libero集成化的開發(fā)系統(tǒng)24 綜合類： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compiler Mentor公

13、司的 LeonardoSpectrum 仿真類： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 特定功能的開發(fā)軟件25 四、實驗開發(fā)系統(tǒng)四、實驗開發(fā)系統(tǒng) 26 一、設計輸入子模塊一、設計輸入子模塊 用圖形編輯器、文本編輯器作設計描述， 完成語義正確性、語法規(guī)則的檢查。二、設計數(shù)據(jù)庫子模塊二、設計數(shù)據(jù)庫子模塊 系統(tǒng)的庫單元、用戶的設計描述、中間設計結果。三、分析驗證子模塊三、分析驗證子模塊 各個層次的模擬驗證、設計規(guī)則的檢查、故障診斷。1.4 EDA1.4 EDA軟件系統(tǒng)的構成軟件系統(tǒng)

14、的構成27 四、綜合仿真子模塊四、綜合仿真子模塊 實現(xiàn)從高層抽象描述向低層次描述的自動轉換，及各個層次的仿真驗證。五、布局布線子模塊五、布局布線子模塊 完成由邏輯設計到物理實現(xiàn)的映射。28 一、一、 EDAEDA技術的發(fā)展趨勢技術的發(fā)展趨勢 1、廣度上：大型機工作站微機 2、深度上： ESDA：（Electronic System Design Automation ） CE： （Concurrent Engineering 并行設 計工程） 單芯片集成：（SOC/SOPC：System On a Programmable Chip）1.5 EDA1.5 EDA技術及技術及EDAEDA工具的發(fā)

15、展趨勢工具的發(fā)展趨勢 29ESDA： ESDA軟件集成系統(tǒng)的構成和設計、仿真過程技術要求系統(tǒng)目標定義算法建立與仿真驗證任務分解、定義設計規(guī)范系統(tǒng)級仿真硬件系統(tǒng)設計VHDL、AHDL設計數(shù)字電路設計模擬電路設計綜合與優(yōu)化優(yōu)化設計硬件仿真庫電路級仿真器件模擬庫電路結構與模塊劃分ASIC方式綜合優(yōu)化ASIC模擬庫PLD、FPGA器件庫PCB、MCM實現(xiàn)方式數(shù)?；旌想娐穬?yōu)化PLD、FPGA方式綜合優(yōu)化電路級驗證、布局布線器設計參數(shù)提取和仿真驗證系統(tǒng)調試、系統(tǒng)測試測試儀器儀表行為功能設計驗證算法軟件控制軟件設計系統(tǒng)專用開發(fā)系統(tǒng)微控制器總體要求、算法建立專用控制系統(tǒng)PLD的設計30并行工程（CE）： CE

16、是將電子產品及相關制造直至銷售、維護全過程統(tǒng)一進行設計的一種方法，其核心是產品設計對象的全面可預見性。 CE要求從管理層次上把工藝、工具、任務、智力和時間的安排協(xié)調一致，使用統(tǒng)一的集成化設計環(huán)境，由若干個相關的設計小組共享數(shù)據(jù)庫，同步地進行設計。 并行工程（CE）和自上而下（Top-Down）設計方法被譽為構成現(xiàn)代電子產品開發(fā)方式的兩大特征。體現(xiàn)了設計策略的變革。31電子系統(tǒng)的發(fā)展趨勢：SOC/SOPC存儲器、P、PLD等多合一32二、二、EDAEDA工具的發(fā)展趨勢工具的發(fā)展趨勢 1、輸入工具 發(fā)展趨勢是以硬件描述語言（HDL）為主。 2、混合信號處理能力 數(shù)/?；旌闲盘柕奶幚?數(shù)字信號的描述

17、：VHDL、Verilog HDL 模擬信號的描述：AHDL 微波信號的描述：MHDL 333、仿真工具 仿真分為： 功能仿真：又稱前仿真、系統(tǒng)級仿真或行為仿 真，用于驗證系統(tǒng)的功能。 時序仿真：又稱后仿真、電路級仿真，用于驗 證系統(tǒng)的時序特性、系統(tǒng)性能。 仿真是系統(tǒng)驗證的主要手段，是整個電子設 計過程中花費時間最多的環(huán)節(jié)。4、綜合工具 綜合：由高層次描述自動轉換為低層次描述的過 程。是EDA技術的核心。34EDA設計的描述層次：行為級描述寄存器傳輸級描述（RTL）門級描述版圖級描述設計前端設計后端綜合分為：行為綜合、邏輯綜合、前端綜合、 版圖綜合、測試綜合351.6 EDA1.6 EDA的工程設計流程的工程設計流程文本編輯器、圖形編輯器 VHDL綜合器（邏輯綜合、優(yōu)化） FPGA/CPLD布線/適配器（自動優(yōu)化、布局、布線、適配）VHDL仿真器（行為仿真、 功能仿真、 時序仿真）編程器/下載電纜（編程、下載） 測試電路（硬件測試） 網表文件（EDIF、XNL、 VHDL)門級仿真器（功能仿真、 時序仿真）各種編程文件36 1、采用自頂向下（Top - Down)的設計方法； 2、采用系統(tǒng)早期仿真； 3、多種設計描述方式； 4、高度集成化的EDA開發(fā)系統(tǒng)； 5、PLD在系統(tǒng)(在線)編程（ISP）能力； 6、可實現(xiàn)單片系統(tǒng)集成(SOC_System O