第2章_8088-8086微處理器

1、NUIST第第2 2章章 8088/80868088/8086微處理器微處理器NUIST主要內(nèi)容主要內(nèi)容v2.1 8088/8086微處理器特點(diǎn)v2.2 8088/8086微處理器結(jié)構(gòu) v2.3 8088/8086微處理器工作模式和引腳v2.4 8088/8086的總線時序v2.5 微型計算機(jī)系統(tǒng)組成v2.6 高性能微機(jī)技術(shù)簡介NUIST2.1 8088/8086 CPU2.1 8088/8086 CPU的特點(diǎn)v采用并行流水線工作方式v20位地址，尋址1M空間，對內(nèi)存空間實行分段管理：每段容量不超過每段容量不超過64KB64KB用段地址和段內(nèi)偏移實現(xiàn)對用段地址和段內(nèi)偏移實現(xiàn)對1MB1MB空間的

2、尋址空間的尋址設(shè)置地址段寄存器指示段的首地址設(shè)置地址段寄存器指示段的首地址v支持多處理器系統(tǒng)；v片內(nèi)沒有浮點(diǎn)運(yùn)算部件，浮點(diǎn)運(yùn)算由數(shù)學(xué)協(xié)處理器8087支持（也可用軟件模擬）注：80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為標(biāo)準(zhǔn)部件集成到CPU內(nèi)部（書上有（書上有7 7點(diǎn)點(diǎn)-這都是對當(dāng)時而言）這都是對當(dāng)時而言）NUIST2.1 8088/80862.1 8088/8086微處理器特點(diǎn)微處理器特點(diǎn)比較特點(diǎn)比較特點(diǎn)( (差別差別):): 指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié) 數(shù)據(jù)總線引腳：8088有8根，8086有16根v8088為準(zhǔn)16位CPU，內(nèi)部DB為16位，但外部僅為8位，16位數(shù)

3、據(jù)要分兩次傳送v本課程主要介紹8088（IBM PC采用）NUIST2.2 8088/8086微處理器結(jié)構(gòu)2.2.1 功能結(jié)構(gòu)功能結(jié)構(gòu)接口單元和執(zhí)行單元接口單元和執(zhí)行單元2.2.2 8088CPU的內(nèi)部寄存器結(jié)構(gòu)的內(nèi)部寄存器結(jié)構(gòu)2.2.3 存儲器尋址存儲器尋址NUIST段段寄寄存存器器20位地址總線位地址總線DISIBPSPDLDHCLCHBLBHALAH標(biāo)志寄存器標(biāo)志寄存器暫存器暫存器ALUEU控制器控制器IPESSSDSCS地址加法器地址加法器654321總線總線控制控制控制信號控制信號16位位數(shù)數(shù)據(jù)據(jù)線線通通用用寄寄存存器器組組AXBXCXDX20位地址總線位地址總線16位數(shù)據(jù)總線位數(shù)據(jù)

4、總線控制總線控制總線指令隊列指令隊列執(zhí)行單元（執(zhí)行單元（EU）總線接口部件（總線接口部件（BIU）外外部部總總線線控制信號總線控制邏輯控制總線總線接口單元(BIU)總線接口單元(BIU)指令隊列控制器2.2.1 功能結(jié)構(gòu)功能結(jié)構(gòu)接口單元和執(zhí)行單元接口單元和執(zhí)行單元80868088:8位數(shù)據(jù)線位數(shù)據(jù)線4個單元指令流隊列個單元指令流隊列從功能上講，可分為兩個獨(dú)立的部分，并行重疊操作NUIST總線接口部件（BIU） 包括 一組段寄存器，指令指針，6字節(jié)指令隊列。（8088是4字節(jié)），20位總線地址形成部件及總線控制邏輯。主要任務(wù)：完成CPU與主存或I/O端口之間的信息傳送功能：b.從主存或I/O端口

5、取操作數(shù)或存放運(yùn)算結(jié)果c.計算并形成訪問主存的20位物理地址 a.從主存取指令送到指令隊列中排隊NUIST總線接口部件組成u4個個16位段地址寄存器位段地址寄存器 代碼段寄存器（代碼段寄存器（Code segment），存放程序段的地址。），存放程序段的地址。 數(shù)據(jù)段寄存器（Data segment），存放當(dāng)前數(shù)據(jù)段地址。 堆棧段寄存器（Stack segment），堆棧操作的執(zhí)行地址在此段中 附加段寄存器（ES），用于字符串操作。u16位指令指針寄存器（Instruction Pointer）u6/4字節(jié)指令隊列緩沖器u20位地址加法器u總線控制器NUIST指令隊列緩沖器先進(jìn)先出的原則，按順

6、序存放，并按順序取到EU中去執(zhí)行當(dāng)指令隊列緩沖器中存滿1條指令，EU開始執(zhí)行。指令隊列緩沖器中只要空出1個（8086為2個）指令字節(jié) 時，BIU便自動執(zhí)行取指操作，直到填滿為止。EU執(zhí)行指令時，如需對M或I/O設(shè)計存取數(shù)據(jù)時，BIU將在 執(zhí)行完現(xiàn)行取的存儲器周期后的下一個存儲器周期，對內(nèi) 存單元或I/O設(shè)備進(jìn)行存取操作，交換的數(shù)據(jù)經(jīng)BIU由EU進(jìn) 行處理。當(dāng)EU執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時，要清除指令隊列緩 沖器，并要求BIU從新的地址重新執(zhí)行。總線接口部件組成NUIST執(zhí)行部件EU由一個16位算術(shù)邏輯運(yùn)算部件ALU、EU 控制器、一組通用寄存器和標(biāo)志寄存器構(gòu)成。a.從指令隊列中取出指令代碼，

7、由EU控制器進(jìn)行譯碼后產(chǎn)生對應(yīng)的控制信號到各部件完成指令規(guī)定的操作。b.對操作數(shù)進(jìn)行算術(shù)和邏輯運(yùn)算，將運(yùn)算結(jié)果的特征狀態(tài)存放在標(biāo)志寄存器中。c.當(dāng)需要與主存或I/O端口傳送數(shù)據(jù)時，EU向BIU發(fā)出命令，并為BIU提供16位有效地址及傳送的數(shù)據(jù)。EU功能為：NUISTu16位算術(shù)邏輯單元（ALU） 算術(shù)、邏輯運(yùn)算，計算16位偏移量u16位標(biāo)志寄存器 CPU的運(yùn)算狀態(tài)特征或存放控制標(biāo)志u數(shù)據(jù)暫存寄存器 協(xié)助ALU完成運(yùn)算u通用寄存器組 4個16位數(shù)據(jù)寄存器，4個16位指針與變址寄存器uEU控制電路 控制、定時與狀態(tài)邏輯電路執(zhí)行單元組成NUIST串行工作方式：取指令取指令1執(zhí)行執(zhí)行1取操取操作數(shù)作數(shù)

8、2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果存結(jié)果1取指令取指令2v8088以前的CPU采用串行工作方式：1）CPU執(zhí)行指令時總線處于空閑狀態(tài)2）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成缺點(diǎn)：CPU無法全速運(yùn)行解決：總線空閑時預(yù)取指令，使CPU需要指令時能立刻得到NUIST并行工作方式：v8088CPU采用并行工作方式取指令2 取操作數(shù)BIU存結(jié)果取指令3 取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌NUIST80888088的流水線操作的流水線操作v8088 CPU包括兩大部分：BIU和EUBIU不斷地從存儲器取指令送入IPQIPQ，EU不斷地從IPQ

9、IPQ取出指令執(zhí)行BIU和EU構(gòu)成了一個簡單的2工位流水線指令預(yù)取隊列IPQ是實現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）v新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令例如，PIII為14個階段，P4為20個階段(超級流水線)NUIST結(jié)論v指令預(yù)取隊列的存在使BIU和EU兩個部分可同時進(jìn)行工作，從而 提高了CPU的效率； 降低了對存儲器存取速度的要求NUISTESSSCSDS數(shù)據(jù)段代碼段堆棧段附加段段段寄寄存存器器BPSP棧指針寄存器基址指針寄存器指指針針寄寄存存器器SIDI源變址寄存器目的變址寄存器變變址址寄寄存存器器DHDLCHCLBHBLAHALAXBXCXDX

10、累加器基地址寄存器計數(shù)寄存器數(shù)據(jù)寄存器數(shù)數(shù)據(jù)據(jù)寄寄存存器器IPFR指令指針寄存器狀態(tài)標(biāo)志寄存器控控制制寄寄存存器器通通用用寄寄存存器器2.2.2 80888086CPU的內(nèi)部寄存結(jié)構(gòu)的內(nèi)部寄存結(jié)構(gòu)重點(diǎn)講控制寄存器重點(diǎn)講控制寄存器NUIST控制寄存器vIP：指令指針寄存器，其內(nèi)容為下一條要 執(zhí)行的指令的偏移地址vFLAGS：標(biāo)志寄存器 狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征 控制標(biāo)志：控制某些特殊操作 6個狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF) 3個控制標(biāo)志位(IF，TF，DF)NUISTCFCF進(jìn)位標(biāo)志進(jìn)位標(biāo)志，記錄運(yùn)算時從高位有效位產(chǎn)生的進(jìn)位或借位記錄運(yùn)算時從高位有效位產(chǎn)生的進(jìn)位或借位PFP

11、F奇偶標(biāo)志奇偶標(biāo)志，操作結(jié)果中有偶數(shù)個，操作結(jié)果中有偶數(shù)個1時，時，PF=1，否則，否則PF=0AFAF輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志，記錄運(yùn)算時第，記錄運(yùn)算時第3位和第位和第4位之間的進(jìn)位或借位。位之間的進(jìn)位或借位。ZFZF零標(biāo)志零標(biāo)志，運(yùn)算結(jié)果為，運(yùn)算結(jié)果為0時，時，ZF=1，否則，否則ZF=0SFSF符號標(biāo)志符號標(biāo)志，運(yùn)算結(jié)果為負(fù)，運(yùn)算結(jié)果為負(fù)，SF=1，否則，否則SF=0OFOF溢出標(biāo)志溢出標(biāo)志，運(yùn)算結(jié)果超出機(jī)器能夠表示的范圍，運(yùn)算結(jié)果超出機(jī)器能夠表示的范圍OF=1，否則，否則，OF=0。TFTF陷阱標(biāo)志陷阱標(biāo)志，TF=1，執(zhí)行指令時產(chǎn)生單步中斷。，執(zhí)行指令時產(chǎn)生單步中斷。IFIF中斷標(biāo)志中

12、斷標(biāo)志，IF=1，則，則CPU允許可屏蔽中斷，否則禁止。允許可屏蔽中斷，否則禁止。DFDF方向標(biāo)志方向標(biāo)志，串處理時控制，串處理時控制SI和和DI遞增或遞減，遞增或遞減，DF=1，寄存器自，寄存器自動遞減，動遞減，DF=0，則寄存器自動遞增。，則寄存器自動遞增。NUIST2.2.3 8088/8086存儲器尋址v物理地址 80888088：20根地址線，可尋址220(1MB)個存儲單元 CPU送到AB上的20位的地址稱為物理地物理地址址 NUIST物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存儲器的操作完全基存儲器的操作完全基

13、于物理地址。于物理地址。問題：問題：80888088的內(nèi)部總線和內(nèi)的內(nèi)部總線和內(nèi)部寄存器均為部寄存器均為1616位，位，如何生成如何生成2020位地址？位地址？解決：存儲器分段解決：存儲器分段NUIST存儲器分段存儲器分段高地址低地址段基址段基址段基址段基址最大最大64KB段i-1段i段i+1NUIST邏輯地址v 段基地址和段內(nèi)偏移組成了邏輯地址 段地址段地址 偏移地址偏移地址( (偏移量偏移量) ) 格式為：段地址:偏移地址 物理地址=段基地址16+偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 NUISTvBIU中的地址加法器用來

14、實現(xiàn)邏輯地址到物理地址的變換v8088 可同時訪問4個段，4個段寄存器指示了每個段的基地址段基址段內(nèi)偏移（16位）物理地址+16位20位0000NUIST例：v已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作數(shù)，其偏移地址=0204H， 1)畫出各段在內(nèi)存中的分布 2)指出各段首地址 3)該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段分布及段首址見右圖所示。各段分布及段首址見右圖所示。 操作數(shù)的物理地址為：操作數(shù)的物理地址為： 250AH10H+0204H = 252A4HNUIST2.3

15、8088/80862.3 8088/8086微處理器工作模式和引腳微處理器工作模式和引腳NUIST2.3 8088/80862.3 8088/8086微處理器工作模式和引腳微處理器工作模式和引腳最小模式（最大模式）最小模式（最大模式）NUIST引腳定義的方法可大致分為：v每個引腳只傳送一種信息（RD等）；v引腳電平的高低不同的信號（IO/M等）；vCPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）；v分時復(fù)用引腳（AD7 AD0 等） ；v引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。引腳定義的方法引腳定義的方法NUIST8088主要引線（最小模式下）8088是工作在最小還是最

16、大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號線(DB)與地址信號線(AB)：v AD7AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線。ALE有效時為地 址的低8位。地址信號有效時為輸出，傳送 數(shù)據(jù)信號時為雙向。v A19A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號 S6-S3分時復(fù)用。v A15A8 ：三態(tài)，輸出。輸出8位地址信號。NUIST8088主要的控制和狀態(tài)信號vWR： 三態(tài)，輸出。寫命令信號；vRD： 三態(tài)，輸出。讀命令信號；vIO/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是I/O接口。高：I/O接口，低：內(nèi)存vDEN： 三態(tài)，輸出。低電平時，表示DB

17、上的數(shù)據(jù)有效；vRESET：輸入，為高時，CPU執(zhí)行復(fù)位；vALE： 三態(tài)，輸出。高：AB地址有效；vDT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出， 低：CPU輸入NUIST例：v 當(dāng)WR=1，RD=0，IO/M=0時，表示CPU當(dāng)前正在進(jìn)行讀存儲器操作。NUISTREADYREADY信號(輸入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于協(xié)調(diào)用于協(xié)調(diào)CPU與存儲器、與存儲器、I/O接口之間的速度差異接口之間的速度差異READY信號由存儲器或信號由存儲器或I/O接口發(fā)出。接口發(fā)出。READY=0時，時，CPU就在就在T3后插入后插入TW周期，插入的周期，插

18、入的TW個數(shù)取決于個數(shù)取決于READY何時變?yōu)楦唠娖?。何時變?yōu)楦唠娖?。NUIST中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳INTR（Interrupt Request） v可屏蔽中斷請求可屏蔽中斷請求，輸入、高電平有效，輸入、高電平有效v有效時，表示請求設(shè)備向有效時，表示請求設(shè)備向CPUCPU申請可屏蔽中申請可屏蔽中斷斷v該請求的優(yōu)先級別較低，并可通過關(guān)中斷該請求的優(yōu)先級別較低，并可通過關(guān)中斷指令指令CLICLI清除標(biāo)志寄存器中的清除標(biāo)志寄存器中的IFIF標(biāo)志、從而標(biāo)志、從而對中斷請求進(jìn)行屏蔽對中斷請求進(jìn)行屏蔽NUIST中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳INTA*（Interrupt Acknow

19、ledge） v可屏蔽中斷響應(yīng)可屏蔽中斷響應(yīng)，輸出、低電平有效輸出、低電平有效v有效時，表示來自有效時，表示來自INTR引腳的中斷請求已引腳的中斷請求已被被CPU響應(yīng)，響應(yīng)，CPU進(jìn)入中斷響應(yīng)周期進(jìn)入中斷響應(yīng)周期v中斷響應(yīng)周期是連續(xù)的兩個，每個都發(fā)出中斷響應(yīng)周期是連續(xù)的兩個，每個都發(fā)出有效響應(yīng)信號，以便通知外設(shè)他們的中斷有效響應(yīng)信號，以便通知外設(shè)他們的中斷請求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量請求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量號送到數(shù)據(jù)總線號送到數(shù)據(jù)總線 NUIST中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳NMI（Non-Maskable Interrupt） v不可屏蔽中斷請求，不可屏蔽中斷請求，

20、輸入、上升沿有效輸入、上升沿有效v有效時，表示外界向有效時，表示外界向CPUCPU申請不可屏蔽中斷申請不可屏蔽中斷v該請求的優(yōu)先級別高于該請求的優(yōu)先級別高于INTRINTR，并且不能在，并且不能在CPUCPU內(nèi)被屏蔽內(nèi)被屏蔽v當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向CPUCPU申請申請不可屏蔽中斷服務(wù)不可屏蔽中斷服務(wù)主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障NUIST總線保持信號總線保持信號vHOLD：總線保持請求信號輸入端。當(dāng)CPU 以外的其他設(shè)備要求占用

21、總線時， 通過該引腳向CPU發(fā)出請求。vHLDA：輸出，對HOLD信號的響應(yīng)。為高 電平時，表示CPU已放棄總線控制 權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠?態(tài)。NUIST8086/80888086/8088的兩種組態(tài)模式的兩種組態(tài)模式v兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)v最小組態(tài)模式 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) 8086/8088本身提供所有的系統(tǒng)總線信號v最大組態(tài)模式 構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087 8086/8088和總線控制器8288共同形成系統(tǒng)總線信號NUIST8086/80888086/8088的兩種組態(tài)模式的兩種組態(tài)模式v兩種組態(tài)利用MN/MX*引腳區(qū)別 MN/MX*

22、接高電平為最小組態(tài)模式 MN/MX*接低電平為最大組態(tài)模式v兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別 IBM PC/XT采用最大組態(tài) 本書以最小組態(tài)展開基本原理通常在信號名稱加通常在信號名稱加上劃線（如：上劃線（如：MX）或星號（如：）或星號（如：MX*）表示低電平有效表示低電平有效NUIST80888088最小模式最小模式v 最小模式僅支持單處理器v 主要需解決： 地址與數(shù)據(jù)的分離地址與數(shù)據(jù)的分離 地址鎖存地址鎖存v 電路實現(xiàn)方案 用3片8位的鎖存器8282實現(xiàn)地址鎖存。ALE為鎖存控制信號，OE0使鎖存的地址直接輸出； 用1片雙向三態(tài)門8286用作數(shù)據(jù)總線驅(qū)動和隔離，DT/R作為方向控制，DEN作為

23、開門信號； 其他控制信號由8088直接產(chǎn)生。 NUIST80888088最小模式下的連接示意圖最小模式下的連接示意圖8088CPU控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址地址鎖存鎖存數(shù)據(jù)數(shù)據(jù)收發(fā)器收發(fā)器ALE時鐘發(fā)時鐘發(fā)生生 器器3片8282DT/RDEN8286NUIST80888088最小模式的總線形成最小模式的總線形成AD7AD0A15A8A19/S6A16/S3+5V8088ALE8282STB系統(tǒng)總線信號系統(tǒng)總線信號A19A16A15A8A7A0D7D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*O

24、E*OE*OE*NUIST80888088最大模式v最大模式可支持多處理器v大多數(shù)控制信號是由總線控制器8288對S0、S1、S2三個信號譯碼得到，如DT/R、ALE、DEN、IOR、IOW、MEMR、MEMW信號。DB和AB的構(gòu)成基本同最小模式。vPC/XT機(jī)的總線采用了最大模式，但有三點(diǎn)區(qū)別： 地址總線驅(qū)動用2個74LS37374LS373和1個74LS24474LS244代替3個8282； 數(shù)據(jù)總線驅(qū)動用74LS24574LS245代替8286； 支持DMA傳送。NUIST80888088最大模式下的連接示意圖最大模式下的連接示意圖8088CPU數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址地址鎖

25、存鎖存數(shù)據(jù)數(shù)據(jù)收發(fā)收發(fā)ALE時鐘發(fā)時鐘發(fā)生生 器器總總 線線控制器控制器控制總線控制總線828282868288S0S1S2NUIST常用接口芯片介紹常用接口芯片介紹v8282 / 74LS373 具有三態(tài)正相輸出的鎖存器 內(nèi)部包含8個D觸發(fā)器 引腳： DI0DI7 輸入 DO0DO7 輸出 STB 鎖存信號 OE 輸出允許 功能：OE = 0 條件下： STB = 1 傳輸數(shù)據(jù) STB下降沿 鎖存數(shù)據(jù)v功能類似的還有8283但為反相輸出NUIST總線驅(qū)動器總線驅(qū)動器v8286 / 74LS245 雙向三態(tài)驅(qū)動器引腳： A0A7和B0B7 雙向數(shù)據(jù)線 OE 輸出允許 T 方向控制 功能： OE

26、=0時，門導(dǎo)通； 門導(dǎo)通時: T=0，BA；T=1，ABv功能類似的還有8287但為反相輸出NUIST總線驅(qū)動器（續(xù)）總線驅(qū)動器（續(xù)）v74LS244 三態(tài)門驅(qū)動器（含8個門） 引腳： I I1 1I I8 8和和O O1 1O O8 8 輸入線和輸出線輸入線和輸出線 E1，E2 使能信號，各控制4個三態(tài)門 功能： E1=0，E2=0，門導(dǎo)通，否則輸出為高阻態(tài)NUIST2.4 2.4 總線時序總線時序v時序的概念：CPU各引腳信號在時間上的關(guān)系。v時鐘周期：由時鐘發(fā)生器產(chǎn)生。是計算機(jī)內(nèi)部最小的時間單位，用Ti表示。v總線周期：CPU完成一次訪問內(nèi)存(或接口)操作所需要的時間。 一個總線周期至少

27、包括4個時鐘周期（稱為一個基本的總線操作周期）。（5種基本的總線操作：存儲器讀、存儲器寫、輸入、輸出、中斷響應(yīng)；另外還有復(fù)位周期和總線請求與響應(yīng)周期）v指令周期：CPU執(zhí)行1條指令所需要的時間 。 NUIST總線時序總線時序v總線操作中如何實現(xiàn)時序同步是關(guān)鍵vCPU總線周期采用同步時序： 各部件都以系統(tǒng)時鐘信號為基準(zhǔn) 當(dāng)相互不能配合時，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲器）vCPU與外設(shè)接口常采用異步時序，它們通過應(yīng)答聯(lián)絡(luò)信號實現(xiàn)同步操作NUIST最小組態(tài)的總線時序最小組態(tài)的總線時序微處理器最基本的4種總線周期存儲器讀總線周期存儲器寫總線周期I/O讀總線周期I/O寫總線周

28、期NUIST存儲器寫總線周期存儲器寫總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)A19A16S6S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19A0IO/M*輸出低電平，表示存儲器操作；輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號WR*和數(shù)據(jù)和數(shù)據(jù)D7D0T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送NUISTI/OI/O寫總線周期寫總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)0000