數(shù)字電路EDA設(shè)計(jì)

1、（可編程邏輯器件基礎(chǔ)）（可編程邏輯器件基礎(chǔ)）第一章第一章 電子設(shè)計(jì)自動化概述電子設(shè)計(jì)自動化概述 第一節(jié)第一節(jié) EDAEDA技術(shù)概述技術(shù)概述 自自20世紀(jì)世紀(jì)60年代以來，數(shù)字集成電路已經(jīng)歷年代以來，數(shù)字集成電路已經(jīng)歷了從了從SSI、MSI到到LSI、VLSI的發(fā)展過程。的發(fā)展過程。20世世紀(jì)紀(jì)70年代初以年代初以1K位存儲器為標(biāo)志的大規(guī)模集成位存儲器為標(biāo)志的大規(guī)模集成電路（電路（LSI）問世以后，微電子技術(shù)得到迅猛發(fā)）問世以后，微電子技術(shù)得到迅猛發(fā)展，集成電路的集成規(guī)模幾乎以平均每展，集成電路的集成規(guī)模幾乎以平均每12年翻年翻一番的驚人速度迅速增長。一番的驚人速度迅速增長。標(biāo)準(zhǔn)邏輯器件標(biāo)準(zhǔn)邏輯

2、器件微處理器與微控制器微處理器與微控制器目前，有以下三種集成邏輯器件可供選用：目前，有以下三種集成邏輯器件可供選用：包含包含：TTL74/54系列和系列和CMOS4000/4500/74HC系列的器件。系列的器件。特點(diǎn)特點(diǎn)：中、小規(guī)模集成電路、速度快、型號系列齊全、廠家：中、小規(guī)模集成電路、速度快、型號系列齊全、廠家 眾多、價格便宜。眾多、價格便宜。不足不足：實(shí)現(xiàn)復(fù)雜的邏輯功能時，電路龐大、連線增多、可靠：實(shí)現(xiàn)復(fù)雜的邏輯功能時，電路龐大、連線增多、可靠 性降低。性降低。特點(diǎn)特點(diǎn)：大規(guī)模、超大規(guī)模集成電路、其性能已不能單憑器件：大規(guī)模、超大規(guī)模集成電路、其性能已不能單憑器件 本身的電路結(jié)構(gòu)評估，

3、需要配備相應(yīng)的軟件才能形成本身的電路結(jié)構(gòu)評估，需要配備相應(yīng)的軟件才能形成 一個整體。一個整體。不足不足：在某些對工作速度有特別要求的場合，此類器件的弱：在某些對工作速度有特別要求的場合，此類器件的弱 點(diǎn)就表現(xiàn)出來。點(diǎn)就表現(xiàn)出來。專用集成電路專用集成電路ASICASIC是是面向用戶實(shí)用目的面向用戶實(shí)用目的而專門設(shè)計(jì)的一種集成電而專門設(shè)計(jì)的一種集成電路，其宗旨在于優(yōu)化電路的性能，提高電路的集成度，路，其宗旨在于優(yōu)化電路的性能，提高電路的集成度，增強(qiáng)電路芯片的接口能力，同時，其設(shè)計(jì)周期和開發(fā)增強(qiáng)電路芯片的接口能力，同時，其設(shè)計(jì)周期和開發(fā)成本又為用戶能接受。通常成本又為用戶能接受。通常電路邏輯功能復(fù)雜

4、電路邏輯功能復(fù)雜。包括：包括：1. 門陣列門陣列2. 可編程邏輯器件可編程邏輯器件PLD三類器件的主要性能指標(biāo)比較三類器件的主要性能指標(biāo)比較很好很好很好很好較差較差 開發(fā)工具支持開發(fā)工具支持較大較大較小較小較小較小 庫存風(fēng)險庫存風(fēng)險較難較難不難不難容易容易 使用難易程度使用難易程度長長較短較短短短 制造時間制造時間很好很好較好較好差差 樣品仿真能力樣品仿真能力較長較長不長不長短短 開發(fā)時間開發(fā)時間較貴較貴一般一般便宜便宜 價格價格很好很好較好較好差差 集成度集成度很好很好較好較好很好很好 速度速度專用集成專用集成ASIC微控制微控制器器標(biāo)準(zhǔn)邏輯標(biāo)準(zhǔn)邏輯器件器件類型類型指標(biāo)指標(biāo)EDA的幾個的幾個

5、 基本概念基本概念EDA電子設(shè)計(jì)自動化電子設(shè)計(jì)自動化 ASIC專用集成電路專用集成電路 FPGA現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列 CPLD復(fù)雜可編程器件復(fù)雜可編程器件 GAL通用陣列邏輯通用陣列邏輯 ISP在系統(tǒng)可編程在系統(tǒng)可編程 1. 電子設(shè)計(jì)自動化電子設(shè)計(jì)自動化EDAEDAElectronic Design Automation概念由來概念由來電子設(shè)計(jì)自動化電子設(shè)計(jì)自動化EDA是從是從CAD（計(jì)算機(jī)輔助設(shè)計(jì)算機(jī)輔助設(shè)計(jì)計(jì)）、）、CAM（計(jì)算機(jī)輔助制造計(jì)算機(jī)輔助制造）、）、CAT（計(jì)算機(jī)輔助測試計(jì)算機(jī)輔助測試）、）、CAE（計(jì)計(jì)算機(jī)輔助工程算機(jī)輔助工程）等概念發(fā)展而來。）等概念發(fā)展而來。發(fā)展

6、歷程發(fā)展歷程 電子電子CAD階段階段20世紀(jì)世紀(jì)70年代，屬年代，屬EDA技術(shù)技術(shù)發(fā)展初期發(fā)展初期。利用計(jì)算機(jī)、二維。利用計(jì)算機(jī)、二維圖形編輯與分析的圖形編輯與分析的CAD工具工具，完成，完成布圖布線布圖布線等高度重復(fù)性等高度重復(fù)性的繁雜工作。典型設(shè)計(jì)軟件如的繁雜工作。典型設(shè)計(jì)軟件如Tango布線軟件布線軟件。 計(jì)算機(jī)輔助工程設(shè)計(jì)（計(jì)算機(jī)輔助工程設(shè)計(jì)（CAE）階段）階段20世紀(jì)世紀(jì)80年代初，出現(xiàn)了低密度的年代初，出現(xiàn)了低密度的可編程邏輯器件可編程邏輯器件（PAL和和GAL），相應(yīng)的），相應(yīng)的EDA開發(fā)工具開發(fā)工具主要解決電路設(shè)計(jì)沒有完成主要解決電路設(shè)計(jì)沒有完成之前的功能檢測等問題。之前的功能

7、檢測等問題。 80年代后期，年代后期，EDA工具已經(jīng)可以進(jìn)行初級的工具已經(jīng)可以進(jìn)行初級的設(shè)計(jì)描述設(shè)計(jì)描述、綜綜合合、優(yōu)化優(yōu)化和和設(shè)計(jì)結(jié)果驗(yàn)證設(shè)計(jì)結(jié)果驗(yàn)證。 電子設(shè)計(jì)自動化（電子設(shè)計(jì)自動化（EDA）階段）階段去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā) （即（即SOCSystem On a Chip片上系統(tǒng)集成片上系統(tǒng)集成）。）。20世紀(jì)世紀(jì)90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強(qiáng)大的年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)功能強(qiáng)大的全線全線EDA工具。具有較強(qiáng)抽象描述能力的硬件描述語言工具。具有較強(qiáng)抽象描述能力的硬件描述語言（VHDL、Verilog HD

8、L）及高性能綜合工具的使用，使過）及高性能綜合工具的使用，使過EDA概念發(fā)展概念發(fā)展 EDA廣義定義：廣義定義： 半導(dǎo)體工藝設(shè)計(jì)自動化、半導(dǎo)體工藝設(shè)計(jì)自動化、 可編程器件可編程器件設(shè)計(jì)自動化、設(shè)計(jì)自動化、 電子系統(tǒng)設(shè)計(jì)自動化、電子系統(tǒng)設(shè)計(jì)自動化、 印刷電路板印刷電路板設(shè)計(jì)自動化、設(shè)計(jì)自動化、 仿真與測試、故障診斷自動化仿真與測試、故障診斷自動化 形式驗(yàn)證自動化形式驗(yàn)證自動化統(tǒng)稱為統(tǒng)稱為EDA工程工程EDA技術(shù)設(shè)計(jì)方法技術(shù)設(shè)計(jì)方法例如：設(shè)計(jì)一矩形波發(fā)生系統(tǒng)。例如：設(shè)計(jì)一矩形波發(fā)生系統(tǒng)。傳統(tǒng)數(shù)字設(shè)計(jì)方法傳統(tǒng)數(shù)字設(shè)計(jì)方法CPU MCU8254EDA技術(shù)設(shè)計(jì)方法技術(shù)設(shè)計(jì)方法控制部分控制部分波形產(chǎn)生波形

9、產(chǎn)生 傳統(tǒng)方法與傳統(tǒng)方法與EDA方法比較方法比較傳統(tǒng)方法傳統(tǒng)方法EDA方法方法設(shè)計(jì)方法設(shè)計(jì)方法自下至上自下至上 （Bottom to Up)自上至下自上至下 （Top to Down)實(shí)現(xiàn)載體實(shí)現(xiàn)載體通用的邏輯元件通用的邏輯元件可編程邏輯器件可編程邏輯器件PLD調(diào)試方法調(diào)試方法硬件設(shè)計(jì)的后期硬件設(shè)計(jì)的后期 仿真和調(diào)試仿真和調(diào)試系統(tǒng)設(shè)計(jì)的早期系統(tǒng)設(shè)計(jì)的早期 仿真和修改仿真和修改設(shè)計(jì)途徑設(shè)計(jì)途徑硬件電路原理圖硬件電路原理圖多種設(shè)計(jì)文件，多種設(shè)計(jì)文件， 以以 HDL描述文件為主描述文件為主實(shí)現(xiàn)方法實(shí)現(xiàn)方法手工實(shí)現(xiàn)手工實(shí)現(xiàn)自動實(shí)現(xiàn)自動實(shí)現(xiàn). 至頂向下（至頂向下（Top-to-Down Design）設(shè)

10、計(jì)方法設(shè)計(jì)方法. 至底向上至底向上設(shè)計(jì)方法設(shè)計(jì)方法首先確定可用的元器件，然后根據(jù)這些器件進(jìn)行邏首先確定可用的元器件，然后根據(jù)這些器件進(jìn)行邏輯設(shè)計(jì)，完成各模塊后進(jìn)行連接，最后形成系統(tǒng)。輯設(shè)計(jì)，完成各模塊后進(jìn)行連接，最后形成系統(tǒng)。自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個子子系統(tǒng)和模塊系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模快，進(jìn)一步分解為更小的子系統(tǒng)和?？?，層層分解層層分解，直，直至整個系統(tǒng)中各個子系統(tǒng)關(guān)系合理，并便于邏輯電至整個系統(tǒng)中各個子系統(tǒng)關(guān)系合理，并便于邏輯電路級的設(shè)計(jì)和實(shí)現(xiàn)為止。

11、自上而下設(shè)計(jì)中可路級的設(shè)計(jì)和實(shí)現(xiàn)為止。自上而下設(shè)計(jì)中可逐層描逐層描述、仿真述、仿真，保證滿足系統(tǒng)指標(biāo)。，保證滿足系統(tǒng)指標(biāo)。2. 專用集成電路專用集成電路ASICASICApplication Specific Integrated Circuit專用集成電路專用集成電路專門限定的某一種或某幾種特定功能的產(chǎn)品專門限定的某一種或某幾種特定功能的產(chǎn)品或應(yīng)用而設(shè)計(jì)的芯片?；驊?yīng)用而設(shè)計(jì)的芯片?；靖拍罨靖拍預(yù)SIC分類分類全定制全定制芯片內(nèi)部各種掩膜全部是按特定功能專門制造，芯片內(nèi)部各種掩膜全部是按特定功能專門制造， 用戶不能更改用戶不能更改。 半定制半定制芯片內(nèi)部預(yù)制好晶體管單元電路，只乘金屬連線芯

12、片內(nèi)部預(yù)制好晶體管單元電路，只乘金屬連線 層的掩膜有待按照具體要求進(jìn)行設(shè)計(jì)和制造。層的掩膜有待按照具體要求進(jìn)行設(shè)計(jì)和制造。 可編程可編程用戶可以用開發(fā)工具按照自己的設(shè)計(jì)對可編程器用戶可以用開發(fā)工具按照自己的設(shè)計(jì)對可編程器 件編程，以實(shí)現(xiàn)特定邏輯功能。件編程，以實(shí)現(xiàn)特定邏輯功能。ASIC發(fā)展趨勢發(fā)展趨勢 最小尺寸越來越小最小尺寸越來越小02468101970年年1990年年2002年年2010年年m集成度越來越高集成度越來越高02E+114E+116E+118E+111E+121970年年 1990年年 2002年年 2010年年集成度集成度K速度越來越快速度越來越快01002003004005

13、006007001970年年1990年年2002年年2010年年速度速度MHz 降低了產(chǎn)品的降低了產(chǎn)品的成本成本。用。用ASIC來設(shè)計(jì)和改造電子產(chǎn)品大幅來設(shè)計(jì)和改造電子產(chǎn)品大幅度地減少印制板的面積和接插件，減低裝配和調(diào)試費(fèi)用度地減少印制板的面積和接插件，減低裝配和調(diào)試費(fèi)用 提高產(chǎn)品的提高產(chǎn)品的可靠性可靠性 提高了產(chǎn)品的提高了產(chǎn)品的保密程度和競爭能力保密程度和競爭能力 降低了降低了電子產(chǎn)品的功耗電子產(chǎn)品的功耗 提高電子產(chǎn)品的提高電子產(chǎn)品的工作速度工作速度 大大減少了電子產(chǎn)品的大大減少了電子產(chǎn)品的體積和重量體積和重量 工藝先進(jìn)工藝先進(jìn) 用戶可編程性及用戶可編程性及在系統(tǒng)升級在系統(tǒng)升級 有利于芯片研

14、發(fā)有利于芯片研發(fā) ASIC主要特點(diǎn)主要特點(diǎn)可編程模擬集成電路可編程模擬集成電路其可以實(shí)現(xiàn)的功能為：其可以實(shí)現(xiàn)的功能為： 1）信號處理信號處理（對信號進(jìn)行（對信號進(jìn)行求和求和、求差求差、積分運(yùn)算積分運(yùn)算） 2）信號轉(zhuǎn)換信號轉(zhuǎn)換（對信號進(jìn)行（對信號進(jìn)行AD和和DA轉(zhuǎn)換轉(zhuǎn)換）值得一提的是，美國值得一提的是，美國Lattice公司在公司在1999年推出了一種年推出了一種基于基于ISP技術(shù)技術(shù)的的可編程模擬電路可編程模擬電路（ispPAC），它也可），它也可以使用開發(fā)軟件進(jìn)行模擬電路仿真，然后通過一個編以使用開發(fā)軟件進(jìn)行模擬電路仿真，然后通過一個編程電纜下載至芯片中。程電纜下載至芯片中。第二節(jié)第二節(jié) 硬

15、件描述語言概述硬件描述語言概述 ABEL AHDL VHDL Verilog HDL systemC和和Handle-C 硬件開發(fā)語言簡介硬件開發(fā)語言簡介 Altera公司 MAX +PLUS II QUARTUS II開發(fā)軟件 Xilinx公司 Foundation ISE Lattice公司 ispLEVER ispDesignEXPERT 開發(fā)平臺簡介開發(fā)平臺簡介第三節(jié)第三節(jié) 可編程邏輯器件可編程邏輯器件PLDPLD可編程邏輯器件（可編程邏輯器件（Programmable Logic Device）簡）簡稱稱PLD，是由，是由“與與”陣列陣列和和“或或”陣列陣列組成，能有效組成，能有效的

16、以的以“積之和積之和”的形式實(shí)現(xiàn)布爾邏輯函數(shù)。的形式實(shí)現(xiàn)布爾邏輯函數(shù)?；靖拍罨靖拍罨绢愋突绢愋? 可編程可編程只讀存儲器只讀存儲器PROM. 可編程可編程邏輯陣列邏輯陣列PLA. 可編程可編程陣列邏輯陣列邏輯PAL. 通用陣列邏輯通用陣列邏輯GAL1. 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件CPLDCPLDComplicated Programmable Logic DeviceI/OFBFBFBI/O互連互連 矩陣矩陣FBFB結(jié)構(gòu)框圖結(jié)構(gòu)框圖三大部分：三大部分： I/O塊塊，F(xiàn)B（功能塊功能塊）和）和互連矩陣互連矩陣。組成組成特點(diǎn)特點(diǎn) CPLD延伸出延伸出2個發(fā)展趨勢：個發(fā)展趨勢：可擦

17、除可擦除PLD和和現(xiàn)場可編現(xiàn)場可編程門陣列程門陣列FPGA。 CPLD是由是由PAL或或GAL發(fā)展而來，是由可編程邏輯發(fā)展而來，是由可編程邏輯的功能塊圍繞一個位于中心和的功能塊圍繞一個位于中心和延時固定延時固定的可編程互的可編程互連矩陣構(gòu)成。連矩陣構(gòu)成。 不采用分段互連方式，具有較大的時間可預(yù)測性。不采用分段互連方式，具有較大的時間可預(yù)測性。 采用采用EEPROM工藝工藝2. 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列FPGAFPGAField Programmable Gate ArrayFPGA內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)可編程可編程I/O可編程單元可編程單元可編程布線可編程布線FPGA現(xiàn)場可編程門陣列通常由現(xiàn)

18、場可編程門陣列通常由布線資源布線資源圍繞的圍繞的可可編程單元編程單元（或宏單元）構(gòu)成陣列，又由（或宏單元）構(gòu)成陣列，又由可編程可編程I/O單元單元圍繞陣列構(gòu)成整個芯片。圍繞陣列構(gòu)成整個芯片?？删幊踢壿嫻δ軌K可編程邏輯功能塊CLB實(shí)現(xiàn)用戶功能的基本單元。實(shí)現(xiàn)用戶功能的基本單元?？删幊炭删幊蘄/O單元單元完成芯片上邏輯與外部封裝腳的接口，常分布在完成芯片上邏輯與外部封裝腳的接口，常分布在CLB的四周的四周可編程互連可編程互連PI采用采用SRAM工藝工藝包括各種長度的連線和可編程連接開關(guān)，將邏輯塊與輸入包括各種長度的連線和可編程連接開關(guān)，將邏輯塊與輸入/輸出塊連接起來，構(gòu)成特定的電路輸出塊連接起來，

19、構(gòu)成特定的電路3.FPGA/CPLD比較比較/選擇選擇/廠家廠家邏輯塊粒度不同邏輯塊粒度不同F(xiàn)PGA邏輯單元粒度小，集成度高；邏輯單元粒度小，集成度高；CPLD邏輯塊大。因此，邏輯塊大。因此，F(xiàn)PGA集成度一般比集成度一般比CPLD高。高。 互連結(jié)構(gòu)不同互連結(jié)構(gòu)不同CPLD是集總式的開關(guān)互連，是集總式的開關(guān)互連，延時相等延時相等。而。而FPGA是分是分布式的，布式的，延時不可預(yù)測。延時不可預(yù)測。生產(chǎn)工藝不同生產(chǎn)工藝不同CPLD一般是一般是EEPROM工藝，工藝，F(xiàn)PGA則是采用則是采用SRAM工藝工藝的，因此，的，因此，F(xiàn)PGA一般需要外掛一般需要外掛配置芯片配置芯片工作，而工作，而CPLD則

20、不要。則不要。FPGA/CPLD廠家廠家新一代新一代FPGA/PLD開發(fā)軟件，適合新器件和大規(guī)模開發(fā)軟件，適合新器件和大規(guī)模FPGA的開發(fā)，將的開發(fā)，將逐步取代逐步取代MaxplusII。一種最優(yōu)秀的一種最優(yōu)秀的PLD開發(fā)平臺之一，適合開發(fā)中小開發(fā)平臺之一，適合開發(fā)中小規(guī)模規(guī)模PLD/FPGA。開發(fā)軟件開發(fā)軟件 MAX+PLUSII QuartusII主流芯片主流芯片5v/3.3vEEPROM工藝工藝PLD（CPLD），是，是Altera公司銷量公司銷量最大的產(chǎn)品，已生產(chǎn)最大的產(chǎn)品，已生產(chǎn)5000萬片，從萬片，從32個到個到1024個宏單元。個宏單元。 MAX3000A是是Altera公司公司

21、99年推出的年推出的3.3v 低價格低價格EEPROM工藝工藝PLD，從，從32個到個到512個宏單元，結(jié)構(gòu)與個宏單元，結(jié)構(gòu)與MAX7000基本基本一樣。一樣。 MAX7000/MAX3000FLEX10K是是98推出的推出的2.5v的的SRAM工藝工藝 PLD（FPGA），從），從3萬門到萬門到25萬門，主要有萬門，主要有10K30E,10K50E,10K100E,帶嵌入式帶嵌入式存儲塊（存儲塊（EAB） 10KE目前也已使用較少，逐漸被目前也已使用較少，逐漸被ACEX1K和和Cyclone取代。取代。ACEX1K是是2000年推出的年推出的2.5v低價格低價格SRAM工藝工藝PLD，結(jié)構(gòu)與

22、，結(jié)構(gòu)與10KE類似，帶嵌入式存儲塊（類似，帶嵌入式存儲塊（EAB）部分）部分型號帶型號帶PLL，主要有，主要有1K10,1K30,1K50,1K100。 FLEX10K/ACEX1KAltera最新一代最新一代SRAM工藝大規(guī)模工藝大規(guī)模FPGA，集成，集成硬件乘加硬件乘加器器，芯片內(nèi)部結(jié)構(gòu)比，芯片內(nèi)部結(jié)構(gòu)比Altera以前的產(chǎn)品有很大變化。以前的產(chǎn)品有很大變化。 Stratix Cyclone（颶風(fēng)）（颶風(fēng)）Altera最新一代最新一代SRAM工藝工藝中等規(guī)模中等規(guī)模FPGA，與，與Stratix結(jié)構(gòu)類結(jié)構(gòu)類似，是一種低成本似，是一種低成本FPGA系列，配置芯片也改用新的產(chǎn)品。系列，配置芯

23、片也改用新的產(chǎn)品。 Stratix GXMercury的下一代產(chǎn)品，基于的下一代產(chǎn)品，基于Stratix器件的架構(gòu)，集成器件的架構(gòu)，集成3.125G高速傳輸接口，用于高性能高速系統(tǒng)設(shè)計(jì)。高速傳輸接口，用于高性能高速系統(tǒng)設(shè)計(jì)。代理商代理商Altera在中國地區(qū)代理商是在中國地區(qū)代理商是駿龍科技駿龍科技和和艾睿電子艾睿電子。FPGA的發(fā)明者，老牌的發(fā)明者，老牌PLD公司，是最大可編程邏輯器件供應(yīng)公司，是最大可編程邏輯器件供應(yīng)商之一。商之一。99年年Xilinx收購了收購了Philips的的PLD部門。部門。 ISE開發(fā)軟件開發(fā)軟件Xilinx公司最新的集成開發(fā)的工具公司最新的集成開發(fā)的工具 Xilinx公司早期的開發(fā)工具，逐步被公司早期的開發(fā)工具，逐步被ISE取代。取代。 Foundation ISE WebpackXilinx提供的免費(fèi)開發(fā)軟件，功能比提供的免費(fèi)開發(fā)軟件，功能比ISE少一些，可以從少一些，可以從Xilinx網(wǎng)站網(wǎng)站下載。下載。 Web Fitter一個免費(fèi)的在線開發(fā)工具，無需安裝，可以開發(fā)小規(guī)模一個免費(fèi)的在線開發(fā)工具，無需安裝，可以開發(fā)小規(guī)模CPLD。主流芯片主流芯片 XC9500Flash工藝工藝PLD，分，分XC9500 5V器件、器件、XC9500XL 3.3V器件和器件和XC9500XV 2.5V器件。器件。 SPARTAN系列系列中