模擬電路與數(shù)字電路(第2版)課件集：第章_組合邏輯電路

1、1數(shù)字邏輯電路數(shù)字邏輯電路組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路第第9章章 組合邏輯電路組合邏輯電路2電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。有記憶單元，沒有反饋通路。每一個(gè)輸出變量是全部或部分每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：輸入變量的函數(shù)：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1

2、1、A2 2、Ai） 組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)39.1 9.1 組合電路的分析和設(shè)計(jì)組合電路的分析和設(shè)計(jì)分析過程一般包含分析過程一般包含3 3個(gè)步驟：個(gè)步驟：例：例：組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。9.1.1 組合電路的一般分析方法組合電路的一般分析方法根據(jù)邏輯圖根據(jù)邏輯圖寫出表達(dá)式寫出表達(dá)式并化簡并化簡根據(jù)表達(dá)式根據(jù)表達(dá)式列出真值表列出真值表根據(jù)真值表根據(jù)真值表分析其功能分析其功能4解：解：（1）由邏輯圖逐級(jí)寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助）由邏輯圖逐級(jí)寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量中間變量P。（2）化簡與變換

3、：）化簡與變換：（3）由表達(dá)式列出真值表。）由表達(dá)式列出真值表。（4）分析邏輯功能）分析邏輯功能 ： 當(dāng)當(dāng)A、B、C三個(gè)變量不一致時(shí)，三個(gè)變量不一致時(shí)，電路輸出為電路輸出為“1”，所以這個(gè)電路，所以這個(gè)電路稱為稱為“不一致電路不一致電路”。5 設(shè)計(jì)過程的基本步驟：設(shè)計(jì)過程的基本步驟：ABCCABCBABCAL例例1 1：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)少數(shù)服從多數(shù)”的原則決定。的原則決定。解：解：（1 1）列真值表：）列真值表： （2 2）由真值表寫出邏輯表達(dá)式：）由真值表寫出邏輯表達(dá)式：9.1.2 組合電路的一般設(shè)計(jì)方法組合電路的一般設(shè)計(jì)方法12346

4、（3）化簡。得最簡與）化簡。得最簡與或表達(dá)式：或表達(dá)式： （4 4）畫出邏輯圖。）畫出邏輯圖。ACBCABL如果，要求用與非門實(shí)現(xiàn)該邏輯電路，如果，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成就應(yīng)將表達(dá)式轉(zhuǎn)換成與非與非與非與非表達(dá)式：表達(dá)式： 畫出邏輯圖如圖所示。畫出邏輯圖如圖所示。 7例例2 2：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有I0（火警）、（火警）、I1（盜（盜警）和警）和I2（日常業(yè)務(wù)）三種輸入信號(hào)，通過排隊(duì)電路分別從（日常業(yè)務(wù)）三種輸入信號(hào)，通過排隊(duì)電路分別從L0、L1、L2輸出，在同一時(shí)間只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)輸出，在同一時(shí)間

5、只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路路7400（每片含（每片含4個(gè)個(gè)2輸入端與非門）實(shí)現(xiàn)。輸入端與非門）實(shí)現(xiàn)。 解：解：（1）列真值表：）列真值表：（2）由真值表寫出各輸）由真值表寫出各輸出的邏輯表達(dá)式：出的邏輯表達(dá)式：8（3）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式：）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式： （4）畫出邏輯圖。）畫出邏輯圖。99.2 MSI9.2 MS

6、I構(gòu)成的組合邏輯電路構(gòu)成的組合邏輯電路9.2.1 自頂向下的模塊化設(shè)計(jì)方法自頂向下的模塊化設(shè)計(jì)方法9.2.2 編碼器編碼器代碼信號(hào)譯碼編碼將具有特定含義的輸入代碼譯成將具有特定含義的輸入代碼譯成( (轉(zhuǎn)換成轉(zhuǎn)換成) )相應(yīng)的輸出信號(hào)，以此輸出信號(hào)來識(shí)別相應(yīng)的輸出信號(hào)，以此輸出信號(hào)來識(shí)別輸入的代碼輸入的代碼. .編碼：對(duì)輸入信號(hào)按一定的規(guī)律編排，賦予以編碼：對(duì)輸入信號(hào)按一定的規(guī)律編排，賦予以一定的代碼輸出，即將信號(hào)一定的代碼輸出，即將信號(hào)代碼。代碼。10所謂編碼就是將特定含義的輸入信所謂編碼就是將特定含義的輸入信號(hào)（文字、號(hào)（文字、 數(shù)字、數(shù)字、 符號(hào)）轉(zhuǎn)換成二進(jìn)符號(hào)）轉(zhuǎn)換成二進(jìn)制代碼的過程。實(shí)

7、現(xiàn)編碼操作的數(shù)字電制代碼的過程。實(shí)現(xiàn)編碼操作的數(shù)字電路稱為編碼器。按照編碼方式不同，編路稱為編碼器。按照編碼方式不同，編碼器可分為普通編碼器和優(yōu)先編碼器碼器可分為普通編碼器和優(yōu)先編碼器; ; 按照輸出代碼種類的不同，可分為二進(jìn)按照輸出代碼種類的不同，可分為二進(jìn)制編碼器和非二進(jìn)制編碼器。制編碼器和非二進(jìn)制編碼器。9.2.2 編碼器編碼器11 若輸入信號(hào)的個(gè)數(shù)若輸入信號(hào)的個(gè)數(shù)N N與輸出變量的位數(shù)與輸出變量的位數(shù)n n滿足滿足n n, ,此電路稱為二進(jìn)制編碼器。任何時(shí)刻只能對(duì)其中此電路稱為二進(jìn)制編碼器。任何時(shí)刻只能對(duì)其中一個(gè)輸入信息進(jìn)行編碼一個(gè)輸入信息進(jìn)行編碼, , 即輸入的即輸入的N N個(gè)信號(hào)是

8、互相排個(gè)信號(hào)是互相排斥的斥的, , 它屬于普通編碼器。若編碼器輸入為四個(gè)信號(hào)，它屬于普通編碼器。若編碼器輸入為四個(gè)信號(hào)，輸出為兩位代碼，則稱為輸出為兩位代碼，則稱為4 4線線-2-2線編碼器（或線編碼器（或/ /線線編碼器）編碼器）1. 二進(jìn)制編碼器二進(jìn)制編碼器12 解：（解：（1）確定輸入、輸出變量個(gè)數(shù)）確定輸入、輸出變量個(gè)數(shù): 由題意知輸入為由題意知輸入為I0、 I1、I2、I3四個(gè)信息，輸出為四個(gè)信息，輸出為Y0、Y1，當(dāng)對(duì)，當(dāng)對(duì)Ii編碼時(shí)編碼時(shí)為為1，不編碼為，不編碼為0，并依此按，并依此按Ii下角標(biāo)的值與下角標(biāo)的值與Y0、Y1二進(jìn)二進(jìn)制代碼的值相對(duì)應(yīng)進(jìn)行編碼。制代碼的值相對(duì)應(yīng)進(jìn)行編碼

9、。310IIY321IIYIi Y1 Y0I0I1I2I3 0 0 0 1 1 0 1 1例：例：設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)4線線-2線的編碼器。線的編碼器。（）（） 化簡化簡（）列編碼表（）列編碼表（）（） 畫編碼器電路畫編碼器電路11I1I3I2Y0Y113 最常見是最常見是8421 BCD碼編碼碼編碼器，如圖器，如圖3.7所示。其中所示。其中, 輸入信輸入信號(hào)號(hào)I0I9代表代表09共共10個(gè)十進(jìn)制個(gè)十進(jìn)制信號(hào)，輸出信號(hào)信號(hào)，輸出信號(hào)Y0Y3為相應(yīng)二為相應(yīng)二進(jìn)制代碼。進(jìn)制代碼。893IIY45672IIIIY23671IIIIY 135790IIIIIY2. 二二-十進(jìn)制編碼器十進(jìn)制編碼器二二 -

10、十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路，位十進(jìn)制數(shù)的編碼電路， 也稱也稱0線線編碼器。線線編碼器。 I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構(gòu)成Y3 Y2 Y1 Y0&n由圖可以寫出由圖可以寫出各輸出邏輯函各輸出邏輯函數(shù)式為數(shù)式為:14 8421 BCD碼編碼器功能表碼編碼器功能表n 根據(jù)邏輯函數(shù)式列出功能表如表根據(jù)邏輯函數(shù)式列出功能表如表 輸 入 輸 出 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3 Y2 Y1 Y01 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0

11、 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 115優(yōu)先編碼器是當(dāng)多個(gè)輸入端同時(shí)有信號(hào)時(shí)，電路優(yōu)先編碼器是當(dāng)多個(gè)輸入端同時(shí)有信號(hào)時(shí)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。只對(duì)

12、其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。 例：電話室有三種電話，例：電話室有三種電話， 按由高到低優(yōu)先級(jí)排序按由高到低優(yōu)先級(jí)排序依次是火警電話，急救電話，工作電話，要求電話編依次是火警電話，急救電話，工作電話，要求電話編碼依次為碼依次為00、01、10。試設(shè)計(jì)電話編碼控制電路。試設(shè)計(jì)電話編碼控制電路。 解解（）根據(jù)題意知，同一時(shí)間電話室只能處理一（）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用部電話，假如用A、B、C分別代表火警、分別代表火警、 急救、工急救、工作三種電話，設(shè)電話鈴響用作三種電話，設(shè)電話鈴響用1表示，鈴沒響用表示，鈴沒響用0表示。表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作用

13、，當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作用，這時(shí)用這時(shí)用表；表；用用Y1, Y2表示輸出編碼。表示輸出編碼。 優(yōu)先編碼器優(yōu)先編碼器16 （） 列真值表 輸 入 輸 出 A B C Y1 Y2 1 0 1 0 0 1 0 0 0 1 1 0（） 寫邏輯表達(dá)式CBAY 1BAY 2（） 畫優(yōu)先編碼器邏輯圖&11ABY1CY2173. 通用編碼器集成電路通用編碼器集成電路10線線-4線優(yōu)先編碼器線優(yōu)先編碼器54/74147 54/74LS1478線線 3線優(yōu)先編碼器線優(yōu)先編碼器54/7414854/74LS148 16 15 14 13 12 11 10 9 74LS147 1 2 3

14、4 5 6 7 8 VCC NC Y3 I3 I2 I1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0(a)(b)I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GND

15、VCCYSYEXI3I2I1I0Y0(a)(b)18優(yōu)先編碼器優(yōu)先編碼器74LS148的功能表的功能表輸入輸入使能端使能端 輸輸 入入輸出輸出擴(kuò)展擴(kuò)展輸出輸出使能輸出使能輸出 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111000000001011111111S7I6I5I4I3I2I1I0I2Y1Y0YEXYSY19n優(yōu)先編碼器

16、優(yōu)先編碼器74LS148的擴(kuò)展的擴(kuò)展 P197n 用用74LS148優(yōu)先編碼器可以多級(jí)連接進(jìn)行擴(kuò)展功優(yōu)先編碼器可以多級(jí)連接進(jìn)行擴(kuò)展功能能, 如用兩塊如用兩塊74LS148可以擴(kuò)展成為一個(gè)可以擴(kuò)展成為一個(gè)16線線4線優(yōu)先線優(yōu)先編碼器編碼器, 如圖所示。如圖所示。I15I14I13I12I11I10I9I8YSSYEXY2Y1Y074LS148(高)I7I6I5I4I3I2I1I0YSSYEXY2Y1Y074LS148(低)&Y3Y2Y1Y0對(duì)上圖分析可以看出對(duì)上圖分析可以看出, 高位片高位片S1=0允許對(duì)輸入允許對(duì)輸入I8 I15編碼，編碼，YS1=1，S2=1，則高位片編碼，低位片禁止

17、編碼。但若，則高位片編碼，低位片禁止編碼。但若I8I15都是高電平，即均無編碼請(qǐng)求，則都是高電平，即均無編碼請(qǐng)求，則YS1=0允許低位片對(duì)輸入允許低位片對(duì)輸入I0I7編碼。顯然，高位片的編碼級(jí)別優(yōu)先于低位片。編碼。顯然，高位片的編碼級(jí)別優(yōu)先于低位片。20n 優(yōu)先編碼器優(yōu)先編碼器74LS148的應(yīng)用的應(yīng)用n 74LS148編碼器的應(yīng)用是非常廣泛的。編碼器的應(yīng)用是非常廣泛的。 例如，常例如，常用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空格

18、）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元的中央處理單元CPU，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打印機(jī)上。示器或打印機(jī)上。 還可以用還可以用74LS148編碼器監(jiān)控爐罐的編碼器監(jiān)控爐罐的溫度，若其中任何一個(gè)爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度，溫度，若其中任何一個(gè)爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度， 則檢測(cè)傳感器輸出一個(gè)則檢測(cè)傳感器輸出一個(gè)0電平到電平到74LS148編碼器的輸入端，編碼器的輸入端， 編碼器編碼后輸出三位二進(jìn)制代碼到微處理器進(jìn)行控制。編碼器編碼后輸出三位二進(jìn)制代碼到微處理器進(jìn)行控制。譯碼器

19、就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。 把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。現(xiàn)譯碼操作的電路稱為譯碼器。設(shè)二進(jìn)制譯碼器的輸入端為設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為個(gè)，則輸出端為2n個(gè)，個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有個(gè)輸出中只有一個(gè)為一個(gè)為1（或?yàn)椋ɑ驗(yàn)?），其余全為），其余全為0（或?yàn)椋ɑ驗(yàn)?）。）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。稱為變量譯碼器。9.2.3 譯碼器譯碼器1、二進(jìn)制譯碼

20、器、二進(jìn)制譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)01270126012501240123012201210120AAAYAAAYAAAYAAA

21、YAAAYAAAYAAAYAAAY & & & & & & & & 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖電路特點(diǎn)電路特點(diǎn)：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器 二二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（位二進(jìn)制編碼（BCD碼），分別用碼），分別用A3、A2、A1、A0表示；輸出的是與表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的對(duì)應(yīng)的10個(gè)信號(hào)，用個(gè)信號(hào)，用Y9Y0表示。由于二表示。由于二-十進(jìn)制

22、譯碼器有十進(jìn)制譯碼器有4根輸入線，根輸入線，10根輸出線，根輸出線，所以又稱為所以又稱為4線線-10線譯碼器。線譯碼器。2、二、二-十進(jìn)制譯碼器（十進(jìn)制譯碼器（8421 BCD碼譯碼器）碼譯碼器）把二把二-十進(jìn)制代碼翻譯成十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。十進(jìn)制譯碼器。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0

23、 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2

24、Y3 Y4 Y5 Y6 Y7 Y8 Y9 1 1 1 1 & & & & & & & & & & 邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖采用完全譯碼方案 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&將與門換成與非門，則輸出為反變量，即為低電平有效。3、通用譯碼器集成電路、通用譯碼器集成電路74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A

25、G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。07YYAG2BG2022BAGG122BAGG真值表真值表輸 入 使 能 選 擇 輸 出 G1 2G A2 A1 A0 01234567 YYYYYYYY 1 0 1 0 1 0 1 0 1

26、 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 輸輸入入：自然二進(jìn)制碼：自然二進(jìn)制碼輸輸出出：低電平有效：低電平有效BAGGG222 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

27、Y10Y11 Y12 Y13 Y14 Y15 使能 譯碼輸出 A0A1A2 A3 “1” 譯碼輸入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的級(jí)聯(lián)的級(jí)聯(lián)4 線-16 線譯碼器二 十進(jìn)制譯碼器74LS42 (a) 符號(hào)圖; （b） 管腳圖A074LS42Y0A1A2Y1Y2Y3Y4Y5Y6Y7123456781514131234567816151413121110974LS42A0GNDVCCY0Y1Y2Y3Y4Y5Y6A1A2Y7(a

28、)(b)Y8Y991012A3A3Y9Y874LS42二二-十進(jìn)制譯碼器功能表十進(jìn)制譯碼器功能表 輸 入 輸 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 111 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11

29、 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 17Y6Y5Y4Y3Y2Y1Y0Y9Y8Y由表可知，當(dāng) A3A2A1A0=0000時(shí)， 輸出Y0=0。它對(duì)應(yīng)的十進(jìn)制數(shù)為0。其余輸出依次類推。 上上的信號(hào)送到多個(gè)輸?shù)男盘?hào)送到多個(gè)輸出中的某一個(gè)的出中的某一個(gè)的功功能的能的邏輯電路。邏輯電路。4、一路數(shù)據(jù)輸入，分成一路數(shù)據(jù)輸入，分成多路輸出多路輸出(注意，是有注意，是有選擇地分配選擇地分配)Df1DEMUX分配控制分配器分配器數(shù) 據(jù) 輸 入地 址 控 制Y0Y1Y2Yn 1路路-4路數(shù)據(jù)分配器路數(shù)據(jù)分配器由地址碼決由地址碼決定將輸入數(shù)定將輸入數(shù)據(jù)送給哪據(jù)送給哪路輸出。路輸出。

30、輸 入輸出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)013012011010 ADAYADAYAADYAADY邏輯圖邏輯圖 1 1 D A1 A0 Y0 Y1 Y2 Y3 & & & & 013012011010 ADAYADAYAADYAADY集成數(shù)據(jù)分配器及其應(yīng)用集成數(shù)據(jù)分配器及其應(yīng)用把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二

31、進(jìn)制譯碼器就是數(shù)據(jù)分配器。為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就是數(shù)據(jù)分配器。G2BG1G2A 數(shù)據(jù)輸出1 Y0 Y1 Y2STC 74LS138 Y3 Y4STA Y5STB Y6 Y7 A2 A1 A0 D由由74LS138構(gòu)成的構(gòu)成的1路路-8路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)輸入端數(shù)據(jù)輸入端G1=1G2A=0地址輸入端地址輸入端 G2B G1 G2A 數(shù)據(jù)發(fā)送端 數(shù)據(jù)接收端 選擇控制端 數(shù)據(jù)輸入 數(shù)據(jù)輸出 1 S D0 D1 D2 D3 73LS151 Y D4 D5 D6 EN D7 A2 A1 A0 Y0 Y1 Y2 STC 74LS138 Y3 Y4 STA Y5 STB Y6 Y

32、7 A2 A1 A0 數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)上述譯碼器，對(duì)應(yīng)一個(gè)輸入代碼有一個(gè)輸出信號(hào)上述譯碼器，對(duì)應(yīng)一個(gè)輸入代碼有一個(gè)輸出信號(hào)(Y=0)來指示，但不顯示代碼所表示的數(shù)值。來指示，但不顯示代碼所表示的數(shù)值。在數(shù)字系統(tǒng)中，常常需要將所表示的數(shù)字量直觀地在數(shù)字系統(tǒng)中，常常需要將所表示的數(shù)字量直觀地顯示出來，其作用顯示出來，其作用 供人們讀取處理的結(jié)果供人們讀取處理的結(jié)果 監(jiān)視數(shù)字系統(tǒng)的工作情況監(jiān)視數(shù)字系統(tǒng)的工作情況5、abcdefgh a b c d a f b e f g h g e c d(a

33、) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh7段顯示器熒光數(shù)碼管， 亮度高，功耗大液晶顯示器， 亮度低，功耗?。?）半導(dǎo)體數(shù)碼管）半導(dǎo)體數(shù)碼管abgfedc有選擇性地使各段亮或熄，可得到要求的顯示符號(hào)。例如要求顯示9, 則a, b, c, f, g應(yīng)亮，其他段應(yīng)熄。abgfcabfe0cdb1c e2gabdagdbc3fg4bccgfad56fegdc7abcabgfe8cdabgfc e10d9ggdc1112131415bgfagfdgfed本7段顯示器為低電平顯示，即給顯示段以低電平信號(hào)，該段就亮（2）顯示譯碼器）顯示譯碼器真值表僅適用于共陰極LED真值表真值表邏輯表

34、達(dá)式邏輯表達(dá)式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa邏輯圖邏輯圖 a b c d e f g A3 A2 A1 A0 1 1 1 1 & & & & & & & & & & & & & & & & 集成顯示譯碼器集成顯示譯碼器74LS48引腳排列圖引腳排列圖 16 15 14 13 12 11 10 9 74LS48 1 2

35、3 4 5 6 7 8 VCC f g a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND 數(shù)據(jù)選擇器按要求從多路輸入選擇一路輸出，根據(jù)輸入端的個(gè)數(shù)分為四選一、八選一等等。其功能如圖所示的單刀多擲開?？刂菩盘?hào)數(shù)據(jù)輸出I0I1InY9.2.4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器多路數(shù)據(jù)輸入，選中某一路作為輸出儺入出WD1MUX選擇器選擇器選擇控制 如圖所示是四選一選擇器的邏輯圖和符號(hào)圖。其中, A1、A0為控制數(shù)據(jù)準(zhǔn)確傳送的地址輸入信號(hào), D0D3供選擇的電路并行輸入信號(hào), 為選通端或使能端，低電平有效。當(dāng) =1時(shí)，選擇器不工作，禁止數(shù)據(jù)輸入。 =0時(shí)，選擇器正常工作允許數(shù)據(jù)選通。

36、由圖可寫出四選一數(shù)據(jù)選擇器輸出邏輯表達(dá)式 EEEEABDDBABDADBAY)(3210&1111A0A1ED1D0D2D3Y四選一A1A0ED0D1D2D3Y 輸入輸出 A1 A2 Y 1 0 0 0 0 0 1 0 1 0 0 1 10D0D1D2D3E74LS151數(shù)據(jù)選擇器（a） 符號(hào)圖; (b) 管腳圖E74LS151A0A1WW5167111074LS151D0GNDD1D2W(a)(b)9432115141312A2D0D1D2D3D4D5D6D7A0A1A2D3WE11689 74LS151是一種典型的集成電路數(shù)據(jù)選擇器。如圖所示是74LS151的管腳排列圖。它有三個(gè)地

37、址端A2A1A0?？蛇x擇D0D7八個(gè)數(shù)據(jù)，具有兩個(gè)互補(bǔ)輸出端W和 。74LS151的功能表的功能表 A2 A1 A0 W 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1D0 D1 D2D3D4D5D6D7EW0D1D2D3D4D5D6D7D 利用數(shù)據(jù)選擇器，當(dāng)使能端有效時(shí)，將地址輸入、數(shù)據(jù)輸入代替邏輯函數(shù)中的變量實(shí)現(xiàn)邏輯函數(shù)。 例: 試用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù) 解 把邏輯函數(shù)變換成最小項(xiàng)表達(dá)式： BABCACABYBABCACABYCBACBABCACAB6310mmmm(1) 用數(shù)

38、據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)(2) 用數(shù)據(jù)選擇器的其他應(yīng)用舉例1) 分時(shí)多路傳輸電路2) 并行數(shù)碼比較器 八選一數(shù)據(jù)選擇器的輸出邏輯函數(shù)表達(dá)式為40123022012101200121DAAADAAADAAADAAADAAAY701260125012DAAADAAADAAA7766554433211100DmDmDmDmDmDmDmDm 若將式中A2、A1、A0用A、B、C來代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0，畫出該邏輯函數(shù)的邏輯圖， 如圖3.23所示。 圖3.23 例9的邏輯圖EA0A1A2D0D1D2D3D4D5D6D7Y74LS151ABC10 例: 用數(shù)據(jù)選擇

39、器實(shí)現(xiàn)三變量多數(shù)表決器。 解三變量多數(shù)表決器在例1中已分析, 其邏輯表達(dá)式為 Y=AB+BC+AC7653mmmmABCCABCBABCA 則有： D0 = D1 = D2 = D4 = 0 D3 = D5 = D6 = D7 = 1EA0A1A2D0D1D2D3D4D5D6D7Y74LS151ABC10 畫出邏輯圖如圖所示9.2.5 加法器加法器 算術(shù)運(yùn)算電路是數(shù)字系統(tǒng)和計(jì)算機(jī)中不可缺少的單元電路，包括加、減、乘和除四種類型，而加運(yùn)算是最基礎(chǔ)的，因?yàn)槠渌麕追N運(yùn)算都可分解成若干步加法運(yùn)算進(jìn)行。 (1) 半加器（HA） 半加器是只考慮兩個(gè)加數(shù)本身， 而不考慮來自低位進(jìn)位的邏輯電路。 設(shè)計(jì)一位二進(jìn)

40、制半加器, 輸入變量有兩個(gè)，分別為加數(shù)A和被加數(shù)B; 輸出也有兩個(gè)，分別為和數(shù)S和進(jìn)位C。 列真值表如表3.15所示。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)半加器電路圖加數(shù)本位的和向高位的進(jìn)位能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的