計算機組成原理.王誠.劉衛(wèi)東 5_2

1、第四單元 輸入/輸出系統(tǒng)和設(shè)備劉衛(wèi)東教學內(nèi)容安排 第一講 輸入/輸出系統(tǒng)概述和輸入/輸出方式 第二講 總線 第三講 接口電路 第四講 輸入設(shè)備和輸出設(shè)備 第五講 本單元小結(jié)及考試說明第二講 總線2003年12月主要教學內(nèi)容 總線概念 總線分類 總線組成 總線解決的問題 總線仲裁 通訊方式 總線舉例處理器和其他組成部分的接口輸入/輸出系統(tǒng)設(shè)計受到多方面因素的影響（可擴展性，可恢復(fù)性等）性能: 訪問延遲 吞吐量 設(shè)備和系統(tǒng)的連接關(guān)系 層次存儲系統(tǒng) 操作系統(tǒng)用戶和應(yīng)用也各不相同MainmemoryI/OcontrollerI/OcontrollerI/OcontrollerDiskGraphicso

2、utputNetworkMemory I/O busProcessorCacheInterruptsDisk輸入/輸出系統(tǒng) 設(shè)備用于人機交互 總線定義了交互的通信協(xié)議/標準: PCI EISA SCSI USB Bluetooth 標準十分重要: 不同公司設(shè)計的外部設(shè)備，應(yīng)該能在同一計算機上安裝使用。 不同公司的計算機也應(yīng)該可以使用某一外部設(shè)備。 外部設(shè)備的通訊速度差異很大 標準是抽象的設(shè)計 標準可以影響性價比，可靠性等什么是 bus? 公共汽車：一種大眾交通工具 一組導(dǎo)線 共同點: 多個使用者共享通道計算機總線 共享的信息通道 用于連接計算機多個子系統(tǒng)（部件） 總線也是連接復(fù)雜巨系統(tǒng)的一種基

3、本工具 功能抽象ControlDatapathMemoryProcessorInputOutput例: Pentium 計算機的基本組成Processor/MemoryBusPCI BusI/O Busses使用總線的好處 解決外部設(shè)備“雜”的問題： 容易增添新的設(shè)備 使用相同總線標準的外設(shè)容易在不同計算機間兼容 降低成本： 總線可供多個設(shè)備共享 簡化設(shè)計MemoryProcessorI/O DeviceI/O DeviceI/O Device總線的劣勢 容易成為信息通道的瓶頸 總線帶寬限制了整條總線的吞吐量 總線的最高速度主要由下列因素決定： 總線長度 總線負載的設(shè)備數(shù) 負載設(shè)備的特性 延遲

4、是否差異較大？ 數(shù)據(jù)傳輸率差異較大？MemoryProcessorI/O DeviceI/O DeviceI/O Device總線的一般組成 控制線: 總線請求信號及數(shù)據(jù)接收信號 指明數(shù)據(jù)線上傳輸信息的類型 數(shù)據(jù)線 在源設(shè)備和目標設(shè)備間傳送信息 數(shù)據(jù)和地址 復(fù)雜的命令數(shù)據(jù)線數(shù)據(jù)線控制線控制線主設(shè)備和從設(shè)備 總線事務(wù)包括兩個部分： 發(fā)起命令 （和地址） 傳輸數(shù)據(jù) 主設(shè)備是總線事務(wù)的發(fā)起者： 發(fā)出命令（和地址） 從設(shè)備是總線事務(wù)的響應(yīng)者： 若主設(shè)備發(fā)出的是讀命令，則將數(shù)據(jù)發(fā)送到主設(shè)備 否則，接收主設(shè)備發(fā)來的寫入數(shù)據(jù)總線主設(shè)備總線主設(shè)備總線從設(shè)備總線從設(shè)備主設(shè)備發(fā)起傳輸動作主設(shè)備發(fā)起傳輸動作數(shù)據(jù)可雙

5、向傳輸數(shù)據(jù)可雙向傳輸總線類型 處理器-主存總線 （專用） 傳輸距離短、速度高 主存儲器專用 保證主存儲器-處理器之間的高帶寬 直接和處理器連接 優(yōu)化處理使之適應(yīng)Cache塊傳送 輸入/輸出總線（行業(yè)標準） 通常距離較長，速度較慢 需要適應(yīng)多種輸入/輸出設(shè)備 和處理器-主存總線通過橋連接（或通過主板總線） 主板總線（行業(yè)標準或?qū)ｉT設(shè)計） 主板：連接各部件器件的底盤 應(yīng)允許處理器、主存儲器和輸入/輸出設(shè)備互連 應(yīng)有價格優(yōu)勢：所有組件連接在一條總線上單總線計算機：主板總線 使用一條總線： 處理器和主存儲器之間通信 主存儲器和輸入/輸出設(shè)備之間通信 優(yōu)點：簡單、成本低 缺點：速度慢，總線將成為系統(tǒng)瓶頸

6、 應(yīng)用： IBM PC ISA EISA、PDP-1處理器處理器主存儲器主存儲器輸入輸入/輸出設(shè)備輸出設(shè)備主板總線主板總線 雙總線系統(tǒng) 輸入/輸出總線通過適配器和處理器-主存總線相連： 處理器-主存總線：主要用于處理器和主存儲器之間的通信 輸入/輸出總線：為輸入/輸出設(shè)備提供信息 應(yīng)用舉例： Apple Macintosh II NuBus： 處理器、主存和選定的少量I/O設(shè)備 SCSI總線：其余I/O設(shè)備處理器處理器主存主存處理器處理器-主存總線主存總線總線適配器總線適配器輸入輸入/輸出輸出總線總線總線適配器總線適配器總線適配器總線適配器輸入輸入/輸出輸出總線總線輸入輸入/輸出輸出總線總線三

7、總線系統(tǒng) 主板總線連接到處理器-主存總線 處理器-主存總線主要用于處理器和主存之間數(shù)據(jù)交換 I/O總線連接到主板總線 優(yōu)點 大大減少處理器-主存總線負載 例：現(xiàn)代PC基本采用的結(jié)構(gòu)現(xiàn)代PC總線總線結(jié)構(gòu)一組導(dǎo)線一組導(dǎo)線接口的物理接口的物理/機械特性機械特性電氣信號規(guī)范電氣信號規(guī)范時序和信號規(guī)范時序和信號規(guī)范事務(wù)協(xié)議事務(wù)協(xié)議同步和異步總線 同步總線： 控制線中包含有一根時鐘信號線 傳輸協(xié)議根據(jù)時鐘信號制定： 例如：主設(shè)備提出總線請求后5個時鐘周期，可以獲得能否使用總線的信號。 優(yōu)點：邏輯簡單、高速 缺點： 總線上所有設(shè)備必須按時鐘頻率工作 為防止時鐘信號扭曲，高速工作時，總線距離必須足夠短 異步總

8、線： 不使用統(tǒng)一的時鐘 可適應(yīng)設(shè)備的不同速度 不用擔心時鐘信號扭曲，距離可較長 使用握手協(xié)議 主設(shè)備主設(shè)備從設(shè)備從設(shè)備控制線控制線地址線地址線數(shù)據(jù)線數(shù)據(jù)線總線主設(shè)備：有能力控制總線，發(fā)起總線事務(wù)總線從設(shè)備：響應(yīng)主設(shè)備請求總線通信協(xié)議：定義總線傳輸中的事件順序和時序要求異步總線傳輸： 控制信號（請求，應(yīng)答）作為總控信號同步總線傳輸：使用共同的時鐘信號總線事務(wù) 仲裁 請求 傳輸仲裁：獲得總線使用權(quán) 總線設(shè)計中重要問題之一： 如何為需要使用總線的設(shè)備保留總線？ 可通過主從設(shè)備的安排來避免沖突： 只允許總線主設(shè)備發(fā)起總線事務(wù)，控制所有總線請求 從設(shè)備響應(yīng)主設(shè)備的讀寫請求 最簡單的設(shè)計： 處理器作為唯一

9、的總線主設(shè)備 所有總線請求均由處理器控制 主要缺點：處理器被卷入到每一個總線事務(wù)中總線主設(shè)備總線主設(shè)備總線從設(shè)備總線從設(shè)備控制信號：主設(shè)備發(fā)起總線事務(wù)控制信號：主設(shè)備發(fā)起總線事務(wù)數(shù)據(jù)可雙向傳輸數(shù)據(jù)可雙向傳輸多個總線主設(shè)備 總線仲裁的基本要求： 某總線主設(shè)備使用總線前應(yīng)發(fā)出總線請求 只有得到授權(quán)后，主設(shè)備才能使用總線 使用完畢后，主設(shè)備應(yīng)通知仲裁器 總線仲裁器在以下兩方面取得平衡： 優(yōu)先權(quán)：優(yōu)先級高的設(shè)備應(yīng)該得到優(yōu)先服務(wù) 公平性：最低優(yōu)先級的設(shè)備也不能永遠被排除在總線服務(wù)之外 總線仲裁方式： 集中仲裁和分布仲裁 集中仲裁： 例如，交通警察在路口指揮交通 分布仲裁： 路口沒有交通警察，所有車輛先停

10、下，確認其他方向沒有來車后通行 按優(yōu)先級仲裁或輪循仲裁 優(yōu)先級仲裁：例如，救護車在道路上有高優(yōu)先級總線仲裁（續(xù)） 總線仲裁可以分為4類: 菊鏈仲裁：所有設(shè)備共用一個總線請求信號 集中平行仲裁：通過集中的仲裁器進行 通過自我選擇進行分布式仲裁：每個要使用總線的設(shè)備將自己的標識放在總線上。 碰撞檢測：以太網(wǎng)使用。菊鏈仲裁 優(yōu)點：簡單 缺點： 無法保證公平性 低優(yōu)先級設(shè)備可能得不到總線使用權(quán) 總線授權(quán)信號的逐級傳遞限制了總線的速度BusArbiterDevice 1HighestPriorityDevice NLowestPriorityDevice 2GrantGrantGrantReleaseR

11、equestwired-OR集中平行仲裁 用于幾乎所有處理器-主存總線和一些高速輸入/輸出總線總線總線仲裁器仲裁器設(shè)備設(shè)備 1設(shè)備設(shè)備 N設(shè)備設(shè)備 2授權(quán)授權(quán)請求請求最簡單的總線模式 所有設(shè)備同步工作 所有設(shè)備以同樣的速度工作 = 簡單的協(xié)議 只需管理源和目標簡單的同步協(xié)議 就是處理器-主存儲器總線也比它復(fù)雜 主存（從設(shè)備）需要響應(yīng)時間 需要控制數(shù)據(jù)速度BReqBGCmd+AddrR/WAddressData1Data2Data典型的同步協(xié)議 從設(shè)備指示何時開始傳送數(shù)據(jù) 實際傳送開始后，按總線時鐘傳送數(shù)據(jù)BReqBGCmd+AddrR/WAddressData1Data2DataData1Wa

12、it典型的異步協(xié)議1. 主存儲器收到外部設(shè)備發(fā)出的ReadReq信號，從數(shù)據(jù)總線讀到地址，并發(fā)出Ack信號。2. 外部設(shè)備發(fā)現(xiàn)Ack信號為高 =釋放ReadReq和數(shù)據(jù)3. 主存發(fā)現(xiàn)ReadReq信號為低，將 Ack信號置低4. 主存讀出數(shù)據(jù)后，將數(shù)據(jù)送總線，并將DataRdy置高5. 外部設(shè)備發(fā)現(xiàn)DataRdy為高，讀數(shù)據(jù)，并發(fā)出Ack信號6. 主存發(fā)現(xiàn)Ack為高，將DataRdy拉低，并釋放數(shù)據(jù)線 7. 外部設(shè)備發(fā)現(xiàn)DataRdy為低，拉低 Ack信號，指示傳送結(jié)束DataRdyAckDataReadReq134576422增加總線帶寬 數(shù)據(jù)總線和地址總線分離 地址和數(shù)據(jù)可在一個總線周期內(nèi)

13、傳輸 代價： (a) 更多的數(shù)據(jù)線, (b)增加了復(fù)雜度 數(shù)據(jù)總線寬度 增加數(shù)據(jù)總線寬度，可用更少的總線周期傳送相同的數(shù)據(jù) 代價： 更多的數(shù)據(jù)線 成組傳送 允許總線在多個連續(xù)的周期傳輸多個字的信息 只需在傳送開始時發(fā)送一次地址 僅在最后一個字傳完畢后才釋放總線 代價： (a)增加復(fù)雜度 (b) 降低了請求的響應(yīng)時間并行總線協(xié)議 CLKdataaddrwaitActivew_lAddr 1RDATA1WR DATA3XXXADDR 2RDATA2ADDR 3在當前總線事務(wù)的數(shù)據(jù)傳送階段啟動下一總線事務(wù)的地址傳送在當前總線事務(wù)的數(shù)據(jù)傳送階段啟動下一總線事務(wù)的地址傳送多主設(shè)備總線提高事務(wù)數(shù)量 仲裁重

14、疊 在當前事務(wù)時，為下一總線事務(wù)進行仲裁 總線占用 在沒有其他主設(shè)備請求總線的情況下，某主設(shè)備一直占用總線，完成多個總線事務(wù) 地址、數(shù)據(jù)傳送重疊 分時段 (或包交換)總線 將地址時段和數(shù)據(jù)時段徹底分開 分別進行仲裁 地址段產(chǎn)生一個標記和數(shù)據(jù)段對應(yīng) 在現(xiàn)代內(nèi)存總線上，應(yīng)用了上述全部技術(shù)高速總線 例如 圖形顯示器 高速網(wǎng)絡(luò) 限制設(shè)備數(shù)量 數(shù)據(jù)高速成組傳送 DMA方式 專用數(shù)據(jù)緩沖PCI總線 外部組件互連總線 64位地址和數(shù)據(jù)線互用 主頻66MHz，帶寬528MB/sPCI 總線的讀/寫事務(wù) 所有信號在時鐘正邊沿采樣 集中平行仲裁 和上一事務(wù)重疊 所有事務(wù)可無限制成組傳送 地址段起始于 FRAME#

15、信號有效 第一時鐘周期主設(shè)備發(fā)出cmd和address 數(shù)據(jù)傳送 當主設(shè)備準備好傳輸數(shù)據(jù)，主設(shè)備發(fā)出IRDY# 信號 從設(shè)備準備好傳輸數(shù)據(jù)，發(fā)出TRDY#信號 上述兩個信號均有效時的時鐘上升沿開始傳送數(shù)據(jù) 主設(shè)備準備結(jié)束數(shù)據(jù)傳送時，將FRAME#信號失效PCI 總線讀事務(wù)PCI 寫事務(wù)PCI 優(yōu)化 盡量使總線有效傳輸 可采用類似RISC 總線占用 為上一主設(shè)備保留總線授權(quán)，直到有其他主設(shè)備申請使用總線 得到授權(quán)的主設(shè)備可在不仲裁的情況下直接開始下一傳送過程 仲裁時長 主設(shè)備和從設(shè)備盡力延長傳輸流（ 使用xRDY） 從設(shè)備使用 STOP (abort or retry)信號終止連接 主設(shè)備通過FRAME信號終止連接 仲裁器通過 GNT信號終止連接 延遲 (掛起, 時段分離)事務(wù) 對慢速設(shè)備，在請求后暫時釋放總線PCI 的其他問題 中斷： 用于支持控制I/O設(shè)備 Cache一致性： 用于支持I/O和多處理器 加鎖： 支持分時操作, I/O和多處理器 可配置地址空間總線